

วงจรรองความถี่ผ่านทุกแถบความถี่ของโหมดกระแสโดยใช้ซีดีทีเอ  
และยูนิฟอร์มดิสทริบิวต์อาร์ซี

CURRENT MODE OF ALL PASS FILTER USING CDTA  
AND UNIFORM DISTRIBUTED RC

อติติยา ขวัญพราย

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร  
ปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี

ปีการศึกษา 2557

ลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี

วงจรรองความถี่ผ่านทุกแถบความถี่ของโหมดกระแสโดยใช้ซีดีทีเอ  
และยูนิฟอร์มดิสทริบิวต์อาร์ซี

อติติยา ขวัญพราย

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร  
ปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า  
คณะวิศวกรรมศาสตร์  
มหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี  
ปีการศึกษา 2557  
ลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี

หัวข้อวิทยานิพนธ์	วงจรกรองความถี่ผ่านทุกแถบความถี่ของโหมดกระแสโดยใช้ ซีดีทีเอและยูนิฟอร์มดิสทริบิวต์อาร์ซี
ชื่อ-นามสกุล	นางสาวอติติยา ขวัญพราย
สาขาวิชา	วิศวกรรมไฟฟ้า
อาจารย์ที่ปรึกษา	ผู้ช่วยศาสตราจารย์ไพฑูรย์ รักเหลือ, วศ.ค.
ปีการศึกษา	2557

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบวงจรกรองความถี่ผ่านทุกแถบความถี่ของโหมดกระแส สร้างจากซีดีทีเอและยูนิฟอร์มดิสทริบิวต์อาร์ซี วงจรที่ออกแบบสามารถสังเคราะห์ผลการตอบสนองทางความถี่ได้ในรูปแบบของวงจรกรองผ่านทุกแถบความถี่ สามารถทำงานได้ในโหมดกระแส

วงจรที่นำเสนอใช้แหล่งจ่ายแรงดันไฟฟ้ากระแสตรงสำหรับเลี้ยงวงจรต่ำขนาด 2 โวลต์ นอกจากนี้ผลการตอบสนองทางความถี่ของวงจรที่ออกแบบ สามารถปรับได้อย่างอิสระด้วยการปรับค่าพารามิเตอร์ตัวเก็บประจุของตัวยูนิฟอร์มดิสทริบิวต์อาร์ซี และด้วยวิธีการทางอิเล็กทรอนิกส์ผ่านการควบคุมค่าอัตราขยายความนำของซีดีทีเอ การปรับผลการตอบสนองทางความถี่ทั้งสองวิธี ไม่ส่งผลกระทบต่อค่าคลอริตี้แฟกเตอร์ของวงจร

ผลการจำลองการทำงานของวงจรด้วยโปรแกรม PSpice และ โปรแกรม MATLAB พบว่าวงจรกรองความถี่ผ่านทุกแถบความถี่ที่ออกแบบให้ผลการตอบสนองทางขนาดต่อความถี่ที่ดีมีอัตราการสูญเสียต่ำกว่าร้อยละหนึ่ง วงจรมีเสถียรภาพที่ดีปิดล้อมจุดกำเนิดตามเกณฑ์ของไนควิสต์ ค่ากรุปดีเลย์ ของวงจรคงที่ตลอดย่านความถี่การใช้งาน ที่ย่านความถี่ 100 กิโลเฮิร์ตซ์ ถึง 10 เมกะเฮิร์ตซ์ และวงจรมีความไวต่ออุปกรณ์ต่ำกว่าหนึ่งหน่วย นอกจากนี้วงจรสามารถสร้างได้ง่ายไม่ซับซ้อน ทำให้มีความเหมาะสมสำหรับนำไปสร้างเป็นวงจรรวม

คำสำคัญ: โหมดกระแส ซีดีทีเอ ยูนิฟอร์มดิสทริบิวต์อาร์ซี คลอริตี้แฟกเตอร์ วงจรกรองความถี่ผ่านทุกแถบความถี่

<b>Thesis Title</b>	Current Mode of All Pass Filter Using CDTA and Uniform Distributed RC
<b>Name - Surname</b>	Miss. Attiya Khwanphrai
<b>Program</b>	Electrical Engineering
<b>Thesis Advisor</b>	Assistant Professor Paitoon Rakluea, D.Eng.
<b>Academic Year</b>	2014

## ABSTRACT

This thesis presents the design method of current modes of all pass filter circuit using current differencing transconductance amplifier (CDTA) and uniform distributed RC (URC). The circuit design can be synthesized of all pass frequency responses. In addition, the all pass filter circuit can be operated in current mode.

The propose circuits require the supply voltage with only  $\pm 2$  VDC. In addition, the frequency response can be adjusted by capacitance parameter of uniform distributed RC and adjusting the transconductance gains of CDTA without affecting the quality factor.

The simulation results of circuit using PSpice and MATLAB indicated that good magnitude response the loss less than 1%, good stability that closed-loop origin point at the Nyquist stability criterion, constant group delay in pass band at frequency range 100 kHz-10 MHz, and low sensitivities less than one unit. The advantage of the all pass filter is simply constructed. The designed circuit is suitable for implementing in integrated form especially in VLSI design.

**Keywords:** current mode, CDTA, uniform distributed RC, quality factor, all pass filter



## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี เนื่องจากบุคคลหลายท่าน ได้กรุณาช่วยเหลือให้ ข้อมูล ข้อเสนอแนะ คำปรึกษา ความคิดเห็น และกำลังใจแก่ผู้เขียน

ผู้ทำวิจัยขอกราบขอบพระคุณ อาจารย์วิโรจน์ พิราบเนนชัย และผู้ช่วยศาสตราจารย์ ดร. ไพฑูรย์ รักเหลือ อาจารย์ภาควิชาอิเล็กทรอนิกส์และโทรคมนาคม มหาวิทยาลัยเทคโนโลยีราชมงคล รัตนบุรี ที่ได้ให้แนวความคิด และให้คำปรึกษา ตรวจสอบวิทยานิพนธ์ทุกขั้นตอน ตลอดจนให้ คำแนะนำในการเขียนวิทยานิพนธ์ ข้าพเจ้ารู้สึกทราบบ้างซึ่งในความอนุเคราะห์จากท่านอาจารย์ทั้งสอง ท่าน และขอขอบพระคุณเป็นอย่างสูง

ขอขอบคุณอาจารย์ประจำภาควิชาอิเล็กทรอนิกส์และโทรคมนาคม มหาวิทยาลัยเทคโนโลยี ราชมงคลรัตนบุรี ทุกท่านที่ได้ประสิทธิ์ประสาทวิชาให้กับข้าพเจ้า และให้ความอนุเคราะห์ทางด้าน เครื่องมือ และสถานที่ทำงานวิจัย ขอขอบคุณบัณฑิตวิทยาลัย มหาวิทยาลัยเทคโนโลยีราชมงคลรัตนบุรี ที่ให้ความช่วยเหลือ ในเรื่องต่างๆ

สุดท้ายนี้ข้าพเจ้าขอขอบคุณ นายศุภชัย คลังทอง และเด็กหญิงณัฐนิชา คลังทอง บุตรสาว ผู้ให้กำลังใจเสมอมา ขอกราบขอบพระคุณ คุณพ่อแหลม ขวัญพราย บิดา คุณแม่อุษา ขวัญพราย มารดา ที่ให้การสนับสนุนในทุกเรื่อง ทำให้ข้าพเจ้าสามารถทำวิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงด้วยดี

คุณค่า และประโยชน์อันพึงมาจากวิทยานิพนธ์ฉบับนี้ ข้าพเจ้าขอบแต่ผู้มีพระคุณทุกท่าน

อติติยา ขวัญพราย

## สารบัญ


	หน้า
บทคัดย่อภาษาไทย.....	(3)
บทคัดย่อภาษาอังกฤษ.....	(4)
กิตติกรรมประกาศ.....	(5)
สารบัญ.....	(6)
สารบัญตาราง.....	(9)
สารบัญภาพ.....	(10)
คำอธิบายสัญลักษณ์และคำย่อ.....	(13)
บทที่ 1 บทนำ.....	14
1.1 ความเป็นมาและความสำคัญของปัญหา.....	14
1.2 ความมุ่งหมายและวัตถุประสงค์.....	15
1.3 ขอบเขตของการวิจัย.....	15
1.4 ขั้นตอนการวิจัย.....	16
บทที่ 2 ทฤษฎีและวงจรที่เกี่ยวข้อง.....	17
2.1 วงจรขยายความนำถ่ายอิน.....	17
2.1.1 วงจรขยายสัญญาณแบบกลับเฟส (Inverting Amplifier).....	21
2.1.2 วงจรขยายสัญญาณแบบไม่กลับเฟส (Non-Inverting Amplifier).....	21
2.1.3 วงจรขยายแบบกลับเฟสที่มีการป้อนกลับ (Feedback Inverting Amplifier).....	22
2.1.4 วงจรขยายป้อนกลับแบบไม่กลับเฟส (Feedback Non-inverting Amplifier).....	22
2.1.5 วงจรขยายสัญญาณผลต่าง (Differential Amplifier).....	23
2.2 หลักการพื้นฐานของวงจร CDTA.....	24
2.2.1 คุณสมบัติของวงจร CDTA.....	24
2.2.2 วงจร CDTA ที่มีโครงสร้างภายในแบบไบโพลาร์ทรานซิสเตอร์.....	25
2.2.3 วงจร CDTA ที่มีโครงสร้างภายในแบบมอสทรานซิสเตอร์.....	26
2.3 หลักการดิสทริบิวต์อาร์ชีและโครงสร้างวงจรเสมือน.....	28
2.3.1 เน็ทเวอร์คฟังก์ชัน.....	29
2.3.2 โครงสร้างของลัมป์พารามิเตอร์.....	35

## สารบัญ (ต่อ)

	หน้า
2.3.3 โครงสร้างของดิสทริบิวต์ อาร์ซี .....	40
2.4 หลักการทั่วไปของวงจรรองความถี่.....	46
2.4.1 วงจรรองผ่านทุกแถบความถี่.....	47
2.5 เสถียรภาพ (Stability) ของวงจรรองความถี่.....	50
2.6 ความไวของตัวอุปกรณ์ในวงจรรองความถี่.....	52
2.7 กรู๊ปดีเลย์ของวงจรรองความถี่.....	53
2.8 งานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์.....	54
2.8.1 วงจรรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Biolkova และคณะ.....	54
2.8.2 วงจรรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Tanjaroen แลคณะ.....	55
2.8.3 วงจรรองความถี่หลายหน้าที่นำเสนอ โดย Klungtong และคณะ.....	57
2.9 บทสรุป.....	58
บทที่ 3 การออกแบบวงจรรองผ่านทุกแถบความถี่.....	59
3.1 หลักการออกแบบวงจรรองความถี่.....	59
3.1.1 ผลกระทบเนื่องจากการทำงานที่ไม่เป็นไปตามอุดมคติของวงจรรีซีทีทีเอ.....	59
3.1.1 วงจรรองความถี่ผ่านทุกแถบความถี่ที่นำเสนอ.....	61
3.2 การวิเคราะห์เสถียรภาพของวงจรร.....	63
3.3 การวิเคราะห์ค่ากรู๊ปดีเลย์.....	65
3.4 การวิเคราะห์ค่าความไว.....	65
3.4.1 การวิเคราะห์ค่าความไวเทียบกับตัวแปรพาสซีฟและแอคทีฟ.....	67
บทที่ 4 ผลการเลียนแบบการทำงานของวงจรร.....	72
4.1 วงจรเสมือนของรีซีทีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี.....	72
4.1.1 วงจรรีซีทีทีเอ.....	72
4.1.2 วงจรเสมือนของยูนิฟอร์มดิสทริบิวต์ อาร์ซี.....	72
4.2 การต่อวงจรรองความถี่ผ่านทุกแถบความถี่ที่นำเสนอ.....	73
4.3 ผลการจำลองการทำงานของวงจรร.....	74

## สารบัญ (ต่อ)

	หน้า
4.3.1 ผลจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์ อาร์ซี .....	74
4.3.2 ผลการวิเคราะห์เสถียรภาพของวงจร .....	82
4.3.3 ผลการวิเคราะห์ค่ากรุปดีเลย์ .....	84
4.3 บทสรุป .....	85
บทที่ 5 สรุปผลการวิจัย .....	86
5.1 สรุปผลการวิจัยและการอภิปรายผล .....	86
5.2 ข้อเสนอแนะและแนวทางการพัฒนา .....	86
รายการอ้างอิง .....	88
ภาคผนวก .....	93
ภาคผนวก ก รายละเอียดของอุปกรณ์ .....	94
ภาคผนวก ข บทความวิจัยที่ได้รับการตีพิมพ์ .....	117
ประวัติผู้เขียน .....	133



## สารบัญตาราง

	หน้า
ตารางที่ 2.1 คุณสมบัติทางไฟฟ้าโดยรวมของวงจร CDTA ในภาพที่ 2.11 .....	28
ตารางที่ 4.1 การปรับค่ากระแสไบอัสของโอทีเอ.....	81
ตารางที่ 4.2 การปรับค่าพารามิเตอร์ของ URC ในส่วนตัวเก็บประจุ.....	82



## สารบัญภาพ

	หน้า
ภาพที่ 2.1 (ก) สัญลักษณ์ และ (ข) วงจรสมมูลทางอุดมคติของวงจรขยายความนำถ่ายโอน.....	18
ภาพที่ 2.2 วงจรภายในโอทีเอชนิดใช้ไบโพลาร์ทรานซิสเตอร์.....	18
ภาพที่ 2.3 ความสัมพันธ์ระหว่างกระแสขาออกที่เป็นฟังก์ชันของแรงดันผลต่างขาเข้า .....	20
ภาพที่ 2.4 วงจรขยายสัญญาณแบบกลับเฟสโดยใช้โอทีเอ .....	21
ภาพที่ 2.5 วงจรขยายสัญญาณแบบไม่กลับเฟสโดยใช้โอทีเอ.....	22
ภาพที่ 2.6 วงจรขยายสัญญาณแบบกลับเฟสที่มีการป้อนกลับโดยใช้โอทีเอ .....	22
ภาพที่ 2.7 วงจรขยายสัญญาณแบบไม่กลับเฟสที่มีการป้อนกลับโดยใช้โอทีเอ.....	23
ภาพที่ 2.8 วงจรขยายสัญญาณผลต่างโดยใช้โอทีเอ .....	23
ภาพที่ 2.9 วงจร CDTA ในทางอุดมคติ (ก) สัญลักษณ์ (ข) วงจรสมมูลทางไฟฟ้า.....	25
ภาพที่ 2.10 วงจร CDTA ที่มีโครงสร้างแบบไบโพลาร์ทรานซิสเตอร์.....	27
ภาพที่ 2.11 วงจร CDTA ที่มีโครงสร้างแบบมอสทรานซิสเตอร์.....	27
ภาพที่ 2.12 โครงสร้างเสมือนสายส่งสัญญาณ .....	30
ภาพที่ 2.13 วงจรสมมูลของสายส่ง เมื่อขยายช่วง $\Delta x$ .....	30
ภาพที่ 2.14 อินพุตและเอาต์พุตพอร์ตของสายส่ง.....	34
ภาพที่ 2.15 การต่อโครงข่ายในภาพที่ 2.14.....	34
ภาพที่ 2.16 โครงข่าย 2 พอร์ตที่ต่อเป็นโครงสร้างแบบดิสทริบิวต์.....	36
ภาพที่ 2.17 โครงสร้างแบบ T-Network.....	36
ภาพที่ 2.18 โครงสร้าง 2 พอร์ตแบบดิสทริบิวต์ อาร์ซี.....	40
ภาพที่ 2.19 (ก) โครงสร้าง และ (ข) สัญลักษณ์ของยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี .....	41
ภาพที่ 2.20 (ก) โครงสร้าง และ (ข) วงจรโครงข่ายของส่วนย่อย $\Delta x$ ของดิสทริบิวต์ อาร์ซี.....	41
ภาพที่ 2.21 สัญลักษณ์ของตัวดิสทริบิวต์ อาร์ซี (ก) นอนยูนิฟอร์ม และ (ข) ยูนิฟอร์ม.....	43
ภาพที่ 2.22 โครงสร้างของดิสทริบิวต์ อาร์ซี เมื่อค่าความนำมีค่าน้อยมากๆ.....	44
ภาพที่ 2.23 วงจรเสมือน URC แบบ 2 พอร์ต.....	45
ภาพที่ 2.24 วงจรเสมือน URC กรณีต่อแบบลอย.....	45
ภาพที่ 2.25 วงจรกรองความถี่แบบ 2 พอร์ต .....	46
ภาพที่ 2.26 วงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมมองสามตาม .....	47

## สารบัญภาพ (ต่อ)

	หน้า
ภาพที่ 2.27 วงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมมองสามา	49
ภาพที่ 2.28 ระบบที่มีการย้อนกลับแบบชั้นเดียว	51
ภาพที่ 2.29 วงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Biolkova	55
ภาพที่ 2.30 ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Biolkova..	55
ภาพที่ 2.31 วงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Tanjaroen	56
ภาพที่ 2.32 ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Tanjaroen .....	56
ภาพที่ 2.33 วงจรกรองความถี่หลายหน้าที่นำเสนอ โดย Klungtong	58
ภาพที่ 2.34 ผลการจำลองการทำงานของวงจรกรองความถี่หลายหน้าที่นำเสนอ โดย Klungtong .....	58
ภาพที่ 3.1 โครงสร้างตัวแปรสเตรตของวงจรกรองความถี่ที่นำเสนอ	59
ภาพที่ 3.2 สัญลักษณ์ของวงจรซีดีทีเอ กรณีที่ทำงานไม่เป็นไปตามอุดมคติ	60
ภาพที่ 3.3 วงจรกรองความถี่ผ่านทุกแถบความถี่ โดยใช้ CDTA-URC	61
ภาพที่ 3.4 ตัวอย่างเสถียรภาพของวงจรกรองความถี่	64
ภาพที่ 3.5 ค่าความไวของวงจร $S_C^{\omega}, S_R^{\omega}, S_{gm_2}^{Q_p}$	71
ภาพที่ 3.5 ค่าความไวของวงจร $S_{gm_1}^{\omega}, S_{gm_2}^{\omega}, S_{gm_1}^{Q_p}$	71
ภาพที่ 4.1 โครงสร้างภายในของวงจรซีดีทีเอ	72
ภาพที่ 4.2 การต่อ URC แบบ T-Type	73
ภาพที่ 4.3 การต่อ URC แบบ $\pi$ -Type	73
ภาพที่ 4.4 วงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC ที่นำเสนอ	73
ภาพที่ 4.5 ผลตอบสนองทางขนาดของวงจรกรองผ่านทุกแถบความถี่	74
ภาพที่ 4.6 ผลตอบสนองทางเฟสของวงจรกรองผ่านทุกแถบความถี่	75
ภาพที่ 4.7 เปรียบเทียบผลตอบสนองทางขนาดและเฟสของวงจรกรองผ่านทุกแถบความถี่	75
ภาพที่ 4.8 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส $I_{B_1}=0.125mA$ $I_{B_2}=0.25mA$	76
ภาพที่ 4.9 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส $I_{B_1}=0.25mA$ $I_{B_2}=0.5mA$ ..	76
ภาพที่ 4.10 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส $I_{B_1}=0.5mA$ $I_{B_2}=1mA$ .....	77
ภาพที่ 4.11 เปรียบเทียบผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส	77
ภาพที่ 4.12 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=30nF)	78

## สารบัญภาพ (ต่อ)


	หน้า
ภาพที่ 4.13 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ( $C=40\text{nF}$ ).....	78
ภาพที่ 4.14 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ( $C=50\text{nF}$ ).....	79
ภาพที่ 4.15 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ( $C=60\text{nF}$ ).....	79
ภาพที่ 4.16 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ( $C=70\text{nF}$ ).....	80
ภาพที่ 4.17 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ( $C=80\text{nF}$ ).....	80
ภาพที่ 4.18 เปรียบผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC.....	81
ภาพที่ 4.19 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส $I_{B1}=0.125\text{mA}$ $I_{B2}=0.25\text{mA}$ .....	82
ภาพที่ 4.20 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส $I_{B1}=0.25\text{mA}$ $I_{B2}=0.5\text{mA}$ .....	83
ภาพที่ 4.21 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส $I_{B1}=0.5\text{mA}$ $I_{B2}=1\text{mA}$ .....	83
ภาพที่ 4.22 เปรียบเทียบเสถียรภาพของวงจรกรองผ่านทุกแถบความถี่ เมื่อเปลี่ยนกระแสไบแอส.	84
ภาพที่ 4.23 กรู๊ปดีเลย์ของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC .....	85





## คำอธิบายสัญลักษณ์และคำย่อ

CDBA	Current Differencing Buffered Amplifier
APF	All pass Filter
URC	Uniform Distributed RC
OTA	Operational Transconductance Amplifier
CDTA	Current Differencing Transconductance Amplifier
VCCS	Voltage Controlled Current Source
CFA	Current Feedback Amplifier
$g_m$	Transconductance gain



# บทที่ 1

## บทนำ

### 1.1 ที่มาและความสำคัญของปัญหา

วงจรกรองความถี่ถือได้ว่าเป็นวงจรที่มีความสำคัญอย่างมากในงานทางด้านวิศวกรรมอิเล็กทรอนิกส์และงานด้านวิศวกรรมโทรคมนาคม ดังจะเห็นได้จากการนำวงจรกรองความถี่มาใช้เป็นส่วนหนึ่งของระบบต่างๆ เช่น ระบบสื่อสาร ระบบคอมพิวเตอร์ ระบบเครื่องมือวัด และระบบประมวลผลสัญญาณ [1] วงจรกรองผ่านทุกแถบความถี่ หรือ วงจรเลื่อนเฟสเป็นวงจรกรองความถี่ประเภทหนึ่งที่มีความสำคัญไม่น้อยกว่าวงจรกรองความถี่ประเภทอื่น มีประโยชน์ต่อการใช้งานได้หลากหลาย ประโยชน์สำคัญคือ ใช้ชดเชยเฟส หรือช่วยปรับคุณสมบัติทางเฟสของระบบต่างๆ หรือนำมาต่อเป็นส่วนป้อนกลับของวงจรมัลติพลายสัญญาณเพื่อพัฒนาและปรับปรุงเป็นวงจรรอสซิลเลเตอร์ได้ โดยปกติทั่วไปการออกแบบวงจรกรองความถี่ สำหรับนำไปประยุกต์ใช้ในงานนั้น การสังเคราะห์วงจรมักใช้เป็นอุปกรณ์แบบลัมป์อีลิเมนต์ (Lumped Element) [2] ซึ่งเป็นประเภทวงจรพาสซีฟ (Passive Circuit) ประกอบด้วยตัวความต้านทาน ตัวเก็บประจุ และขดลวดเหนี่ยวนำ หรือออกแบบวงจรกรองความถี่โดยใช้วงจรประเภทแอกทีฟ (Active Circuit) ประกอบด้วยออปแอมป์ ต่อทำงานร่วมกับตัวความต้านทานและตัวเก็บประจุ วงจรดังกล่าวทั้งสองประเภทข้างต้นเมื่อนำไปสร้างเป็นวงจรรวมแล้ว จะเป็นวงจรที่มีขนาดใหญ่ มีผลกระทบโดยตรงต่อการเปลี่ยนแปลงพารามิเตอร์ข้างเคียงทำให้ยากต่อการออกแบบวงจร ยากต่อการนำไปประยุกต์ใช้งานให้มีเสถียรภาพได้ และการตอบสนองทางขนาดของวงจรไม่ดีเท่าที่ควร

การออกแบบวงจรกรองผ่านแถบความถี่ในงานวิจัยนี้มีส่วนประกอบของอุปกรณ์ประเภทแอกทีฟ ต่อทำงานร่วมกับอุปกรณ์ประเภทพาสซีฟ อุปกรณ์ประเภทแอกทีฟที่ใช้ในวงจรคือ วงจร CDTA (Current Differencing Transconductance Amplifier) โดยวงจร CDTA พัฒนาจากวงจร CDBA (Current Differencing Buffered Amplifier) ซึ่งวงจร CDBA ประกอบด้วยวงจรผลต่างกระแส (Current Differencing Circuit) และวงจรตามแรงดัน (Voltage Follower) ซึ่งมีอัตราขยายเท่ากับหนึ่ง จึงไม่สามารถส่งผ่านกระแสและแรงดันได้ และยังคงประกอบด้วยวงจรที่ทำงานในโหมดแรงดัน จึงได้มีการนำเสนอวงจร CDTA เพื่อให้เกิดความยืดหยุ่นและคล่องตัวในการประยุกต์ใช้งานมากขึ้น เนื่องจากวงจร CDTA ทำงานในโหมดกระแส (Current-Mode Circuit) ซึ่งมีคุณสมบัติเด่นและน่าสนใจมากกว่าวงจรที่ทำงานในโหมดแรงดัน (Voltage-Mode Circuit) หลายประการเช่น มีแบนด์วิดท์ในการทำงานกว้าง ให้ผลตอบสนองความถี่สูง ใช้แรงดันไฟเลี้ยงต่ำ และสามารถนำไป

ประยุกต์ใช้งานในการออกแบบวงจรรวมกระแส หรือวงจรการลบกระแสได้ง่าย นอกจากนี้วงจร CDTA ยังสามารถแปรค่าอัตราการส่งผ่านกระแสของวงจรได้ด้วยวิธีการทางอิเล็กทรอนิกส์ โดยการควบคุมกระแสไบแอสจากภายนอก [3] ทำให้วงจรที่ออกแบบสามารถสังเคราะห์วงจรกรองผ่านทุกแถบความถี่ได้อย่างมีประสิทธิภาพ [4] นอกจากนี้วงจรที่นำเสนอยังมีคุณสมบัติที่ดี คือ ใช้แหล่งจ่ายแรงดันไฟฟ้าสำหรับเลี้ยงวงจรต่ำ ( $\pm 2V$ ) และวงจรสามารถปรับย่านความถี่ได้ด้วยวิธีการทางอิเล็กทรอนิกส์ คือ การปรับกระแสไบแอสให้กับวงจร CDTA โดยไม่ส่งผลกระทบต่อค่าคลอริตี้แฟกเตอร์ ( $Q$ ) ของวงจร สำหรับอุปกรณ์ประเภทพาสซีฟที่ต่อใช้งานในวงจร คือ ยูนิฟอร์ม ดิสทริบิวต์ อาร์ชี (Uniform Distributed RC หรือ URC) เป็นอุปกรณ์พาสซีฟที่รองรับการทำงานในย่านความถี่สูงได้ดีกว่าอุปกรณ์พาสซีฟที่เป็นลัมป์อีลิเมนต์ทั่วไป เนื่องจากโครงสร้างของตัวอุปกรณ์ได้มีการพัฒนาและสังเคราะห์ด้วยเทคโนโลยีแบบแผ่นฟิล์มหนา (Thick Film) และแบบแผ่นฟิล์มบาง (Thin Film) ในการผลิตเป็นวงจรรวม (Integrated Circuit) [5] ซึ่งมีคุณสมบัติเด่นคือ มีค่าการตอบสนองทางขนาดที่ดี มีค่าความไวต่ำ กรู๊ปดีเลย์คงที่ตลอดย่านความถี่การใช้งาน ใช้งานง่ายและไม่มีปัญหาเรื่องผลกระทบต่อการทำงานเมื่อเปลี่ยนค่าพารามิเตอร์ข้างเคียงของวงจรในการนำไปใช้งาน

วงจรที่ออกแบบได้จำลองการทำงานด้วยโปรแกรม PSpice ซึ่งผลการจำลองสามารถอธิบายการทำงาน และผลการออกแบบของวงจรสอดคล้องตามทฤษฎี ดังนั้นวงจรที่ออกแบบจึงเหมาะสมที่จะพัฒนาเป็นวงจรรวม

## 1.2 ความมุ่งหมายและวัตถุประสงค์

1.2.1 ศึกษาและออกแบบวงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากวงจรซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ชี

1.2.2 วงจรกรองผ่านทุกแถบความถี่ที่ออกแบบสามารถปรับค่าความถี่ ด้วยการปรับค่ากระแสไบแอสของวงจรซีดีทีเอ โดยไม่ส่งผลกระทบต่อค่าคลอริตี้แฟกเตอร์ของวงจร

## 1.3 ขอบเขตงานวิจัย

1.3.1 นำเสนอการออกแบบวงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากวงจรซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์ อาร์ชี ที่ย่านความถี่ 100 KHz-10MHz

1.3.2 วงจรกรองผ่านทุกแถบความถี่ที่ออกแบบ สามารถปรับค่าความถี่ ด้วยการปรับค่ากระแสไบแอสของวงจรซีดีทีเอ โดยไม่ส่งผลกระทบต่อค่าคลอริตี้แฟกเตอร์ของวงจร

1.3.3 จำลองผลการทำงานของวงจรกรองผ่านทุกแถบความถี่ ด้วยโปรแกรม PSpice

## 1.4 ขั้นตอนการวิจัย

1.4.1 ศึกษาเทคนิคและวิธีการออกแบบวงจร ที่สร้างจากวงจรซีดีทีเอ และ โครงสร้างเสมือนของยูนิฟอร์มดิสทริบิวต์ อาร์ซี เพื่อนำไปสร้างวงจรกรองผ่านทุกแถบความถี่

1.4.2 วิเคราะห์สมการของวงจรกรองผ่านทุกแถบความถี่ที่สร้างจากวงจรซีดีทีเอ และ โครงสร้างเสมือนของยูนิฟอร์มดิสทริบิวต์ อาร์ซี

1.4.3 จำลองผลการทำงานของวงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากวงจรซีดีทีเอ และ โครงสร้างเสมือนของยูนิฟอร์มดิสทริบิวต์ อาร์ซี ด้วยโปรแกรม PSpice

1.4.4 รวบรวมการทำงานของวงจร และสรุปผลการวิจัย



## บทที่ 2


### ทฤษฎีและวงจรที่เกี่ยวข้อง

วิทยานิพนธ์ฉบับนี้ได้ออกแบบวงจรกรองผ่านทุกแถบความถี่ส่วนประกอบหลักของวงจรที่ออกแบบประกอบด้วย วงจรซีดีทีเอ (Current Differencing Transconductance Amplifier: CDTA) และ ยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี (Uniform Distributed RC: URC) ดังนั้นในบทนี้จะกล่าวถึงทฤษฎีต่างๆ ที่เกี่ยวข้อง ประกอบด้วยทฤษฎีพื้นฐาน การวิเคราะห์การทำงานของวงจรโอทีเอ (Operational Transconductance Amplifier: OTA) วงจรซีดีทีเอ รวมไปถึงอธิบายทฤษฎีพื้นฐานเกี่ยวกับการวิเคราะห์การทำงานของ URC และอธิบายตัวอย่างการออกแบบวงจรกรองผ่านทุกแถบความถี่ ที่มีโครงสร้างจาก CDTA และ URC นอกจากนี้จะกล่าวถึงหลักการทั่วไปของวงจรกรองผ่านทุกแถบความถี่ การวิเคราะห์เสถียรภาพ การหากรูปคลื่น และค่าความไวของวงจร เพื่อเป็นพื้นฐานพอสังเขป ก่อนนำไปใช้ออกแบบวงจรต่อไป


#### 2.1 วงจรขยายความนำถ่ายโอน

วงจรขยายความนำถ่ายโอนหรือโอทีเอ (Operational Transconductance Amplifier: OTA) ทำหน้าที่แปรผันแรงดันไฟฟ้าไปเป็นกระแสไฟฟ้า เป็นอุปกรณ์อิเล็กทรอนิกส์ประเภทแอกทีฟที่มีการทำงานในลักษณะแหล่งจ่ายแรงดันควบคุมแหล่งจ่ายกระแส (Voltage Controlled Current Source: VCCS) [6] อัตราการเปลี่ยนแปลงค่าแรงดันไฟฟ้าเป็นกระแสไฟฟ้า เรียกว่า ค่าความนำถ่ายโอน (Transconductance) หรือแทนด้วย  $g_m$  โดยทั่วไปโอทีเอมีโครงสร้างพื้นฐานที่สร้างจากสารกึ่งตัวนำ ซึ่งอยู่ในรูปแบบของวงจรรวม และมีคุณสมบัติพื้นฐานคือ มีค่าอิมพีแดนซ์ทางด้านอินพุตต่ำ และอิมพีแดนซ์ทางด้านเอาต์พุตสูง ค่าความนำถ่ายโอนของโอทีเอ สามารถควบคุมได้ด้วยกระแสไบแอสจากภายนอก ( $I_B$ ) สัญลักษณ์และวงจรสมมูลทางอุดมคติของโอทีเอ แสดงดังภาพที่ 2.1(ก) และภาพที่ 2.1(ข) ตามลำดับ

โอทีเอมีโครงสร้างพื้นฐานภายในเป็นทรานซิสเตอร์มีทั้งแบบไบโพลาร์ทรานซิสเตอร์และมอสเฟตทรานซิสเตอร์ วงจรต่อใช้งานในรูปแบบของวงจรขยายความแตกต่าง (Differential Amplifier) ร่วมกับภาระแอกทีฟ (Active Load) ซึ่งประกอบด้วยทรานซิสเตอร์ 4 ตัว และแหล่งจ่ายกระแสแบบคงที่ 1 แหล่งจ่าย ดังแสดงในภาพที่ 2.2 เป็นวงจรภายในของโอทีเอชนิดไบโพลาร์ทรานซิสเตอร์



ภาพที่ 2.1 (ก) สัญลักษณ์ และ (ข) วงจรสมมูลทางอุดมคติของวงจรขยายความนำถ่ายไอออน



ภาพที่ 2.2 วงจรภายในโอทีเอชนิดใช้ไบโพลาร์ทรานซิสเตอร์

วงจรที่แสดงในภาพที่ 2.2 ประกอบด้วย ไบโพลาร์ทรานซิสเตอร์  $Q_1$  และ  $Q_2$  ต่อวงจรในรูปแบบของวงจรขยายความแตกต่าง ทำหน้าที่แปรผันแรงดันไฟฟ้าไปเป็นกระแสไฟฟ้า ส่วนไบโพลาร์ทรานซิสเตอร์  $Q_3$  และ  $Q_4$  เป็นวงจรสะท้อนกระแส มีค่าอัตราการสะท้อนกระแสเท่ากับหนึ่ง มีกระแส  $I_B$  เป็นกระแสไบแอสให้กับวงจร เมื่อป้อนสัญญาณแรงดันเข้ามาที่  $V_{in}$  จะทำให้เกิดกระแส  $I_1$  และ  $I_2$  ขึ้นที่  $Q_1$  และ  $Q_2$  ตามลำดับ เป็นผลให้กระแส  $I_1$  ถูกสะท้อนกระแสเนื่องจากวงจรสะท้อนกระแสแบบลบของไบโพลาร์ทรานซิสเตอร์  $Q_3$  และ  $Q_4$  ไปหักล้างออกจากกระแส  $I_2$  ที่เกิดขึ้นที่ไบโพลาร์ทรานซิสเตอร์  $Q_2$  ได้กระแสออกเป็นกระแสทางด้านเอาต์พุต คือ  $I_o$  มีค่าเท่ากับ  $I_1 - I_2$

ความสัมพันธ์ระหว่างค่ากระแสทางด้านเอาต์พุต  $I_o$  กับค่าแรงดันทางด้านอินพุตที่จุด  $V_{in}$  ของวงจรโครงสร้างภายในของโอทีเอ ในภาพที่ 2.2 สามารถเขียนสมการกระแส  $I_1$  และกระแส  $I_2$  ได้ดังนี้

$$I_1 = I_s e^{(V_1 - V_B)/V_T} \quad (2.1)$$

$$I_2 = I_s e^{(V_2 - V_B)/V_T} \quad (2.2)$$

พิจารณาที่โหนด  $V_B$  ของวงจรในภาพที่ 2.2 จะได้

$$I_B = I_1 + I_2 \quad (2.3)$$

แทนสมการ (2.1) และ (2.2) ลงในสมการ (2.3) จะได้

$$I_B = I_s e^{-V_B/V_T} (e^{V_1/V_T} + e^{V_2/V_T}) \quad (2.4)$$

จากสมการ (2.4) จัดสมการได้ใหม่ได้เป็น

$$I_s e^{-V_B/V_T} = \frac{I_B}{e^{V_1/V_T} + e^{V_2/V_T}} \quad (2.5)$$

พิจารณาที่โหนดขาออกทางด้านเอาต์พุตจะได้

$$I_o = I_1 + I_2 \quad (2.6)$$

แทนสมการ (2.1) และ (2.2) ลงในสมการ (2.6) จะได้

$$I_o = I_s e^{-V_B/V_T} (e^{V_1/V_T} - e^{V_2/V_T}) \quad (2.7)$$

แทนสมการ (2.5) ลงในสมการ (2.7) จะได้

$$I_o = I_B \left( \frac{e^{V_1/V_T} - e^{V_2/V_T}}{e^{V_1/V_T} + e^{V_2/V_T}} \right) \quad (2.8)$$

จากสมการ (2.8) จัดสมการได้ใหม่เป็น


$$I_o = I_B \left( \frac{e^{(V_1-V_2)/V_T} - 1}{e^{(V_1-V_2)/V_T} + 1} \right) \quad (2.9)$$

เมื่อ  $V_{in} = V_1 - V_2$  และจาก  $\tanh x = \frac{e^{2x} - 1}{e^{2x} + 1}$  สมการ (2.9) เขียนใหม่ได้ดังสมการ (2.10)

$$I_o = I_B \tanh \left( \frac{V_{in}}{2V_T} \right) \quad (2.10)$$

จากสมการ (2.10) สามารถเขียนกราฟความสัมพันธ์ระหว่างกระแสขาออกทางด้านเอาต์พุต  $I_o$  กับแรงดันขาเข้าทางด้านอินพุต  $V_{in}$  ได้ดังภาพที่ 2.3 จากกราฟพบว่าค่าความนำถ้ายอนมี

ความสัมพันธ์อยู่ในลักษณะของฟังก์ชันไฮเพอร์โบลิกแทนเจนต์ ช่วงเชิงเส้นจะอยู่ในช่วงแคบๆ แล้วเข้าสู่ช่วงอิ่มตัว เมื่อความแตกต่างของแรงดันขาเข้ามีค่ามากกว่าประมาณ  $2V_T$  เมื่อ  $V_T$  คือค่าศักดาความร้อน



ภาพที่ 2.3 ความสัมพันธ์ระหว่างกระแสขาออกที่เป็นฟังก์ชันของแรงดันผลต่างขาเข้า

จากสมการ (2.10) กระจายอนุกรมในเทอมของ  $\tanh(x)$  ได้เป็น

$$\tanh(x) = x - \frac{1}{3}x^3 + \frac{2}{15}x^5 - \dots \quad (2.11)$$

แทนค่าสมการ (2.11) ในสมการ (2.10) จะได้

$$I_o = I_B \left( \frac{V_{in}}{2V_T} \right) - \frac{1}{3} I_B \left( \frac{V_{in}}{2V_T} \right)^3 + \frac{2}{15} I_B \left( \frac{V_{in}}{2V_T} \right)^5 - \dots \quad (2.12)$$

จากสมการ (2.12) ถ้า  $V_{in} \leq 2V_T$  ทำให้ตั้งแต่เทอมที่ 2 เป็นต้นไปมีค่าน้อยมาก ดังนั้นถ้า  $\tanh(x) \approx x$  จากสมการ (2.12) สามารถเขียนใหม่ได้เป็น

$$I_o = \frac{I_B}{2V_T} V_{in} \quad (2.13)$$

หรือ

$$I_o = g_m V_{in} \quad (2.14)$$

เมื่อ

$$g_m = \frac{I_B}{2V_T} \quad (2.15)$$




ค่า  $g_m$  ของวงจรสามารถที่จะปรับเปลี่ยนได้จากค่าของกระแส  $I_B$  ที่ไบแอสให้กับโอทีเอ ทำให้วงจรดังกล่าวสามารถที่จะควบคุมค่า  $g_m$  ได้ด้วยวิธีทางอิเล็กทรอนิกส์ แต่อย่างไรก็ตามเห็นได้อย่างชัดเจนว่าค่า  $g_m$  นี้จะแปรเปลี่ยนไปตามค่าศักดาความร้อน  $V_T$

เนื่องจากโอทีเอมีลักษณะเป็นวงจรขยายที่มีรูปแบบคล้ายกับออปแอมป์เพียงแต่สัญญาณทางด้านเอาต์พุตของโอทีเอเป็นกระแส ดังนั้นจึงสามารถนำโอทีเอไปประยุกต์ใช้งานในด้านการประมวลผลสัญญาณอนาล็อกได้อย่างมากมายหลายชนิด เพื่อเป็นแนวทางในการออกแบบวงจรที่สลับซับซ้อนขึ้นไป ในหัวข้อนี้จึงกล่าวถึงวงจรขยายสัญญาณแบบพื้นฐานโดยใช้โอทีเอ ดังรายละเอียดต่อไปนี้

### 2.1.1 วงจรขยายสัญญาณแบบกลับเฟส (Inverting Amplifier)

วงจรขยายสัญญาณแบบกลับเฟสโดยใช้โอทีเอ แสดงดังภาพที่ 2.4 และสามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = -g_m R_L \quad (2.16)$$




ภาพที่ 2.4 วงจรขยายสัญญาณแบบกลับเฟสโดยใช้โอทีเอ

### 2.1.2 วงจรขยายสัญญาณแบบไม่กลับเฟส (Non-Inverting Amplifier)

วงจรขยายสัญญาณแบบไม่กลับเฟสโดยใช้โอทีเอแสดงในภาพที่ 2.5 และสามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = g_m R_L \quad (2.17)$$



ภาพที่ 2.5 วงจรขยายสัญญาณแบบไม่กลับเฟสโดยใช้โอทีเอ


### 2.1.3 วงจรขยายแบบกลับเฟสที่มีการป้อนกลับ (Feedback Inverting Amplifier)

วงจรขยายสัญญาณแบบนี้จะมีการป้อนสัญญาณเอาต์พุตกลับมายังอินพุต ดังแสดงในภาพที่ 2.6 สามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = \frac{1 - g_m R_2}{1 - g_m R_1} \quad (2.18)$$

กรณีที่ค่าของ  $g_m$  มีค่ามากๆแล้ว สามารถประมาณได้ว่า

$$T(s) = \frac{V_o}{V_{in}} = -\frac{R_2}{R_1} \quad (2.19)$$



ภาพที่ 2.6 วงจรขยายสัญญาณแบบกลับเฟสที่มีการป้อนกลับโดยใช้โอทีเอ


### 2.1.4 วงจรขยายป้อนกลับแบบไม่กลับเฟส (Feedback Non-inverting Amplifier)

วงจรขยายสัญญาณแบบนี้จะมีการป้อนกลับสัญญาณทางด้านเอาต์พุตกลับมายังทางด้านอินพุตเช่นเดียวกับวงจรขยายสัญญาณแบบกลับเฟสที่มีการป้อนกลับ ต่างกันเพียงเป็นการป้อนกลับมาที่ขาสัญญาณ Inverting ของโอทีเอ ดังแสดงในภาพที่ 2.7 ดังนั้นสามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = \frac{g_m(R_1 - R_2)}{1 + g_m R_1} \quad (2.20)$$

จากสมการ (2.20) กรณีที่ค่าของ  $g_m \gg 1$  สามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรรขยายสัญญาณแบบไม่กลับเฟสที่มีการป้อนกลับใหม่ได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = 1 + \frac{R_2}{R_1} \quad (2.21)$$




ภาพที่ 2.7 วงจรรขยายสัญญาณแบบไม่กลับเฟสที่มีการป้อนกลับโดยใช้โอทีเอ

### 2.1.5 วงจรรขยายสัญญาณผลต่าง (Differential Amplifier)

วงจรรขยายสัญญาณผลต่างโดยใช้โอทีเอ ดังแสดงในภาพที่ 2.8 โดยทั่วไปวงจรรขยายสัญญาณผลต่างจะทำหน้าที่นำสัญญาณผลต่างทางด้านอินพุตทั้งสองของโอทีเอ คือ สัญญาณอินพุต  $V_1$  และสัญญาณอินพุต  $V_2$  มาขยายให้เป็นสัญญาณเอาต์พุต จากภาพที่ 2.8 สามารถเขียนสมการฟังก์ชันการถ่ายโอนของวงจรรขยายสัญญาณผลต่างได้เป็น

$$T(s) = \frac{V_o}{V_{in}} = \frac{V_o}{V_1 - V_2} = g_m R_L \quad (2.22)$$



ภาพที่ 2.8 วงจรรขยายสัญญาณผลต่างโดยใช้โอทีเอ

## 2.2 หลักการพื้นฐานของวงจร CDTA


วงจร CDTA เป็นอุปกรณ์แอกทีฟโหมดกระแสที่ถูกนำเสนอขึ้นเป็นครั้งแรกในปี ค.ศ.2003 โดย D.Biolek [7] ซึ่งวงจรนี้ได้ถูกพัฒนามาจากวงจร CDDBA (Current Differencing Buffered Amplifier) [8] เนื่องจากโครงสร้างของวงจร CDDBA นั้นประกอบด้วยวงจรผลต่างกระแสและวงจรตามแรงดันซึ่งมีอัตราขยายเท่ากับหนึ่ง ทำให้ขาดความยืดหยุ่นในการใช้งาน ไม่สามารถปรับค่ากระแสและแรงดันได้ ด้วยเหตุนี้จึงมีแนวคิดในการนำเอาวงจร OTA มาต่อкасцепกับวงจร CDDBA ทำให้ได้วงจร CDTA ที่มีคุณสมบัติเด่นคือ สามารถปรับค่ากระแสเอาต์พุตของวงจรได้ด้วยวิธีการทางอิเล็กทรอนิกส์ โดยการปรับอัตราขยายความนำผ่านทางกระแสไบแอสกระแสจากภายนอก นอกจากนี้โครงสร้างของวงจรยังเหมาะที่จะนำไปต่อใช้งานแบบคาสцепในโหมดกระแสเนื่องจากมีอินพุตอิมพีแดนซ์ต่ำ และเอาต์พุตอิมพีแดนซ์สูงด้วยเหตุผลดังกล่าวข้างต้นทำให้วงจร CDTA ถูกนำไปประยุกต์ใช้งานอย่างหลากหลาย [9]-[12] ดังนั้นในหัวข้อนี้จึงขอล่าคุณสมบัติของวงจร CDTA และการสังเคราะห์วงจร CDTA ในรูปแบบต่างๆ

### 2.2.1 คุณสมบัติของวงจร CDTA

วงจรซีดีทีเอเป็นอุปกรณ์แอกทีฟโหมดกระแสแบบหกขั้ว ซึ่งอินพุตและเอาต์พุตของวงจรจะประมวลผลสัญญาณในรูปแบบกระแส สัญลักษณ์ของวงจร CDTA สามารถแสดงได้ดังภาพที่ 2.9 (ก) โดยที่ความสัมพันธ์ระหว่างแรงดันและกระแสที่ขั้วต่างๆของวงจร CDTA สามารถแสดงได้ด้วยสมการเชิงเมตริกซ์ดังนี้

$$\begin{bmatrix} V_p \\ V_n \\ I_z \\ I_x \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 0 & 0 & \pm g_m \end{bmatrix} \begin{bmatrix} I_p \\ I_n \\ V_x \\ V_z \end{bmatrix} \quad (2.23)$$

โดยที่ ขั้ว  $p$  และขั้ว  $n$  เป็นขั้วกระแสอินพุต ส่วนขั้วกระแสเอาต์พุต คือ ขั้ว  $z$  และขั้ว  $x$  ( $x+$  และ  $x-$  แสดงทิศทางการไหลเข้า และไหลออกของกระแสที่ขั้ว  $x$ ) และ  $g_m$  คือ อัตราขยายความนำของวงจร (Transconductance gain) ในการทำงานเบื้องต้นกระแสที่ขั้ว  $z$  จะเป็นผลต่างของกระแสที่ไหลเข้าที่ขั้ว  $p$  และขั้ว  $n$  ( $I_p - I_n$ ) และในทางอุดมคติค่าความต้านทานที่ขั้ว  $p$  และขั้ว  $n$  มีค่าเท่ากับศูนย์ ดังนั้นแรงที่ขั้วทั้งสองนี้จะต้องมีค่าเท่ากับศูนย์ ( $V_p = V_n = 0$ ) สำหรับกระแสเอาต์พุตที่ขั้ว  $x$  จะเป็นผลคูณของอัตราขยายความนำกับแรงดันที่ตกคร่อมที่ขั้ว  $z$  ( $V_z$ ) ดังนั้นที่ขั้ว  $z$  จะมีแรงดันได้จะต้องนำโหลดจากภายนอกมาต่อ และค่าอัตราขยายความนำสามารถควบคุมได้ด้วยกระแสไบแอสภายนอก  $I_B$  จากคุณสมบัติดังกล่าวสามารถอธิบายเป็นวงจรสมมูลทางไฟฟ้าได้ดังภาพที่ 2.9 (ข)



ภาพที่ 2.9 วงจร CDTA ในทางอุดมคติ (ก) สัญลักษณ์ (ข) วงจรสมมูลทางไฟฟ้า

การออกแบบวงจร CDTA เพื่อให้ได้คุณสมบัติดังที่กล่าวมาข้างต้น ได้มีการพัฒนาขึ้นมาหลายวิธีเช่น การสังเคราะห์วงจร CDTA โดยใช้ไบโพลาร์ทรานซิสเตอร์ [13]-[15] และ มอสทรานซิสเตอร์ [16]-[19] ดังนั้นในหัวข้อต่อไปจะกล่าวถึงการสังเคราะห์วงจร CDTA พอสังเขป ดังนี้

### 2.2.2 วงจร CDTA ที่มีโครงสร้างภายในแบบไบโพลาร์ทรานซิสเตอร์

ในปี ค.ศ.2007 W.Trangsrirat และคณะ ได้ออกแบบวงจร CDTA โดยใช้เทคโนโลยีไบโพลาร์ทรานซิสเตอร์แสดงดังภาพที่ 2.10 [20] วงจรประกอบด้วยสองส่วน คือส่วนแรกเป็นวงจรผลต่างกระแส ( $Q_1-Q_{11}$ ) ซึ่งภายในประกอบด้วยวงจรตามกระแสสองวงจร และส่วนที่สองเป็นวงจร OTA ( $Q_{12}-Q_{24}$ ) วงจรจะถูกไบแอสให้ทำงานด้วยกระแสไบแอส  $I_A$ ,  $I_B$  และ  $I_C$  จากวงจรพบว่า กระแสไบแอส  $I_B$  ในการควบคุมค่าอัตราขยายความนำ ( $g_m$ ) ซึ่งอัตราขยายความนำของวงจรสามารถคำนวณได้ดังนี้

$$g_m = \frac{I_B}{2V_T} \quad (2.24)$$

เมื่อ  $V_T$  คือค่าแรงดันอุณหภูมิ (Thermal Voltage) ซึ่งมีค่าประมาณ 26 mV ที่อุณหภูมิ 27°

คุณสมบัติของวงจร CDTA ในภาพที่ 2.10 ได้สรุปไว้ใน [21] โดยวงจรที่มีค่าอินพุตอิมพีแดนซ์ต่ำ (ประมาณ 4.5Ω) เอาต์พุตอิมพีแดนซ์สูง มีแบนด์วิดท์ใช้งานประมาณ 30 MHz สามารถ


ปรับค่าอัตราขยายความนำได้อย่างเป็นเชิงเส้น อย่างไรก็ตาม โครงสร้างของวงจร CDTA แบบนี้มีข้อด้อยคือ ใช้กระแสไบแอสให้กับวงจรจำนวนหลายจุด ซึ่งในการสร้างจริงอาจจะต้องเพิ่มจำนวนทรานซิสเตอร์มากขึ้นตามจำนวนของกระแสไบแอสที่ป้อนให้กับวงจร นอกจากนี้การออกแบบวงจรโดยใช้ไบโพลาร์ทรานซิสเตอร์จะมีคุณสมบัติที่ด้อยกว่าการออกแบบโดยใช้มอสทรานซิสเตอร์ในเรื่องของเสถียรภาพในการทำงาน ผลของอุณหภูมิ การสูญเสียกำลังงาน แบนด์วิดท์ใช้งาน และความเหมาะสมที่จะนำไปสร้างเป็นวงจรรวม [22]

### 2.2.3 วงจร CDTA ที่มีโครงสร้างภายในแบบมอสทรานซิสเตอร์


มีนักวิจัยหลายกลุ่มได้ออกแบบวงจร CDTA ที่ใช้โครงสร้างภายในแบบมอสทรานซิสเตอร์ดังแสดงใน [16], [18], [19], [23] การออกแบบวงจร CDTA เหล่านี้มุ่งเน้นที่จะทำให้ขั้วอินพุต (ขั้ว  $p$  และขั้ว  $n$ ) มีค่าต่ำ แต่พบว่าโครงสร้างเหล่านี้มีข้อด้อย คือค่าอัตราขยายความนำของวงจรจะควบคุมด้วยการปรับขนาด  $W/L$  ของมอสทรานซิสเตอร์ ซึ่งทำให้เกิดความไม่สะดวกในการควบคุมค่าอัตราขยายความนำหากโครงสร้างเหล่านี้ถูกนำไปผลิตเป็นวงจรรวม อย่างไรก็ตามพบว่าวงจร CDTA ที่ออกแบบใน [24] เป็นวงจรที่มีโครงสร้างภายในแบบมอสทรานซิสเตอร์ซึ่งได้รับความนิยมอย่างมาก วงจรดังกล่าวแสดงไว้ดังภาพที่ 2.11 โดยโครงสร้างของวงจรประกอบด้วยวงจรผลต่างกระแส ( $M_1$ - $M_{12}$ ) และวงจร OTA แบบหลายเอาต์พุต ( $M_{13}$ - $M_{24}$ ) ซึ่งขั้ว  $p$  และขั้ว  $n$  ของวงจรผลต่างกระแสจะใช้วงจรขยายผลต่างคลาส AB ทรานส์ลิเนียร์รูปที่ถูกไบแอสด้วยกระแส  $I_0$  [24]-[25] จากการใช้วงจรขยายคลาส AB ทรานส์ลิเนียร์รูปทำให้เกิดความต้านทานแฝงขึ้นที่ขั้ว  $p$  และขั้ว  $n$  ของวงจรผลต่างกระแส โดยค่าความต้านทานดังกล่าวจะแปรผกผันกับค่ากระแสไบแอส  $I_0$  ดังนั้นเพื่อเป็นการลดข้อจำกัดในการใช้งานวงจร CDTA จะต้องไบแอสกระแส  $I_0$  ให้มีค่ามากๆ เพื่อลดค่าความต้านทานแฝงที่ขั้วอินพุตให้มีผลต่อวงจรน้อยที่สุด ในส่วนของวงจร OTA แบบหลายเอาต์พุตที่ใช้กระแสไบแอส  $I_B$  ในการควบคุมค่าอัตราขยายความนำ ( $g_m$ ) โดยเมื่อกำหนดให้มอสทรานซิสเตอร์  $M_{13}$  และ  $M_{14}$  มีค่าขนาด  $W/L$  เท่ากัน และทำงานในสถานะอิ่มตัว จะสามารถคำนวณค่าอัตราขยายความนำของวงจรได้ดังสมการ (2.5)

คุณสมบัติและสมรรถนะในการทำงานของวงจร CDTA ในภาพที่ 2.11 ซึ่งถูกออกแบบโดยใช้แบบจำลอง  $0.5 \mu\text{m}$  และ MIETEC จะถูกจำลองการทำงานโดยใช้โปรแกรม PSPICE ซึ่งคุณสมบัติของวงจรสามารถสรุปได้ดังตารางที่ 2.1 [27] จะเห็นได้ว่าวงจรมีคุณสมบัติที่ดี คือมีแบนด์วิดท์ใช้งานกว้าง อัตราบริโภคกำลังงานต่ำ ค่าอัตราขยายความนำมีช่วงใช้งานกว้าง และสามารถปรับค่าได้ด้วยวิธีการทางอิเล็กทรอนิกส์ด้วยการปรับกระแสไบแอส  $I_B$  นอกจากนี้ขั้วเอาต์พุตกระแส ( $R_{2p}$ ,  $R_{2n}$  และ  $R_x$ ) มีค่าความต้านทานสูง อย่างไรก็ตาม โครงสร้างของวงจร CDTA แบบนี้จะมี

ค่าความต้านทานแฝงที่ขั้วอินพุต ซึ่งขึ้นอยู่กับกระแสไบแอสที่ป้อนให้กับวงจร ดังนั้นเพื่อให้วงจร CDTA มีคุณสมบัติเป็นไปตามอุดมคติ จะต้องปรับกระแสไบแอส  $I_O$  ให้มีค่ามากๆ เพื่อให้ได้ค่าความต้านทานแฝงที่ขั้วอินพุตมีค่าเข้าใกล้ศูนย์



ภาพที่ 2.10 วงจร CDTA ที่มีโครงสร้างแบบไบโพลาร์ทรานซิสเตอร์



ภาพที่ 2.11 วงจร CDTA ที่มีโครงสร้างแบบมอสทรานซิสเตอร์

ตารางที่ 2.1 คุณสมบัติทางไฟฟ้าโดยรวมของวงจร CDTA ในภาพที่ 2.11

พารามิเตอร์	ค่าที่ได้
แหล่งจ่ายแรงดัน	$\pm 2.5 \text{ V}$
แหล่งจ่ายกระแสไบแอส	$I_{B1}=85\mu\text{A}, I_{B2}=200 \mu\text{A}$
อัตราสิ้นเปลืองพลังงาน	3.45 mW
$I_z / I_p$ (ที่แบนด์วิดท์ -3dB)	632 MHz
$I_z / I_n$ (ที่แบนด์วิดท์ -3dB)	483 MHz
$I_{x+} / V_z$ (ที่แบนด์วิดท์ -3dB)	146.49 MHz
$I_{x-} / V_z$ (ที่แบนด์วิดท์ -3dB)	197.52 MHz
ช่วงกระแสอินพุตแบบเชิงเส้น	$-196 \mu\text{A} \leq I_n, I_p \leq 196 \mu\text{A}$
ช่วงค่าอัตราขยายความนำ ( $g_m$ )	79.84 $\mu\text{A/V}$ - 929.13 $\mu\text{A/V}$
ช่วงกระแสควบคุมอัตราขยายความนำ ( $I_B$ )	10 $\mu\text{A}$ – 730 $\mu\text{A}$
ความต้านทานที่ขั้ว p ( $R_p$ )	3.9 k $\Omega$
ความต้านทานที่ขั้ว n ( $R_n$ )	1.59 k $\Omega$
ความต้านทานที่ขั้ว z ( $R_z$ )	620.66 k $\Omega$
ความต้านทานที่ขั้ว x ( $R_x$ )	588.34 k $\Omega$
ความต้านทานที่ขั้ว x- ( $R_{x-}$ )	588.33 k $\Omega$

$$g_m = \sqrt{\mu_n C_{ox} (W/L)_{13,14} I_B} \quad (2.25)$$

โดยที่  $\mu_n$  คือ ค่าความคล่องตัวที่ออกผิวนอกไซด์ของแชนแนล  
 $C_{ox}$  คือ ค่าความจุไฟฟ้าที่ขาทต่อหน่วย  
 $W$  และ  $L$  คือ พื้นที่ความกว้างและความยาวของแชนแนลของมอสซิสเตอร์ ( $M_{13}$  และ  $M_{14}$ )

### 2.3 หลักการดิสรทิวิวด์ อาร์ชี และโครงสร้างวงจรเสมือน

ปัจจุบันเทคโนโลยีการออกแบบวงจรรวม (VLSI) เข้ามามีบทบาทในการออกแบบวงจรอิเล็กทรอนิกส์สมัยใหม่ตลอดเวลา ทั้งในรูปแบบของวงจรรวมเพื่อใช้ในงานด้านการประมวลผลสัญญาณ (Signal Processing) และการออกแบบวงจรเพื่อใช้รวมสัญญาณ (Mixed Signal Circuit) แต่ในขั้นตอนการออกแบบวงจรอิเล็กทรอนิกส์พื้นฐานส่วนใหญ่ ยังจำเป็นต้องใช้อุปกรณ์อิเล็กทรอนิกส์




แบบพื้นฐาน ประกอบด้วย ตัวความต้านทาน ตัวเหนี่ยวนำ และตัวเก็บประจุ เป็นส่วนประกอบหลักของวงจร โดยเฉพาะการต่อใช้งานอุปกรณ์อิเล็กทรอนิกส์ในรูปแบบของลัมป์อีลิเมนต์ (Lumped Element) แบบพาสซีฟ หรือแม้แต่การต่อใช้งานร่วมกับอุปกรณ์แบบแอกทีฟ ก็ยังมีความจำเป็นต้องการใช้อุปกรณ์ดังกล่าวข้างต้น นอกจากนี้ยังมีเทคโนโลยีการออกแบบวงจรอิเล็กทรอนิกส์อื่นๆ โดยเฉพาะการออกแบบวงจรที่มีส่วนประกอบของอุปกรณ์อิเล็กทรอนิกส์พื้นฐาน แบบยูนิฟอร์มดิสทริบิวต์ (Uniform Distributed) เช่น การออกแบบวงจรอิเล็กทรอนิกส์ที่มีส่วนประกอบของตัวความต้านทาน และตัวเก็บประจุ เรียกว่า ยูนิฟอร์มดิสทริบิวต์ อาร์ซี (Uniform Distributed RC: URC) [28]- [33] โดยใช้เทคโนโลยีการออกแบบวงจรแบบแผ่นฟิล์มหนา (Thick-Film) และแบบแผ่นฟิล์มบาง (Thin-Film) ในการผลิตให้อยู่ในรูปแบบของไอซี (Integrated Circuit) ซึ่งเน็ตเวิร์คแบบดิสทริบิวต์ อาร์ซี นี้มีลักษณะต่างๆ ไปที่คิดว่า ไม่ว่าจะเป็ผลตอบสนองทางขนาด เสถียรภาพ ความไวในการตอบสนอง และมีขนาดเล็กกว่า เมื่อเทียบกับเน็ตเวิร์คแบบลัมป์อีลิเมนต์ อาร์ซี ทำให้การออกแบบวงจรเน็ตเวิร์คแบบดิสทริบิวต์ อาร์ซี นั้นสามารถนำไปใช้งานได้ง่าย และเหมาะกับการออกแบบวงจรรวม

เน็ตเวิร์คแบบดิสทริบิวต์ อาร์ซี มีอยู่ด้วยกันหลายแบบ ตัวอย่างเช่น โครงสร้างแบบแผ่นฟิล์มบางมัลติเลเยอร์ (Multilayer) ที่มีชั้นของตัวนำ (Conductor) ความต้านทาน (Resistive) และฉนวน (Dielectrics) ประกอบติดเข้าด้วยกัน โดยชั้นของความต้านทาน และตัวนำ มีจุดต่อออกมาหลายจุดที่ขอบด้านข้างของดิสทริบิวต์ อาร์ซี ในรูปแบบที่เป็น รอยต่อ พี-เอ็น หลายจุดสัมผัส (Multi Contacted P-N Junction) ซึ่งตัวความต้านทานจะเป็นส่วนประกอบของเซมิคอนดักเตอร์ และตัวเก็บประจุเป็นผลมาจากการไบแอสที่จังก์ชัน และสำหรับในการวิเคราะห์พารามิเตอร์ของดิสทริบิวต์ อาร์ซี ใช้หลักการเดียวกับหลักการของสายส่ง (Transmission Line) [5] โดยวิเคราะห์จากโครงสร้างและพารามิเตอร์ของเน็ตเวิร์คฟังก์ชันตัวดิสทริบิวต์ อาร์ซี


### 2.3.1 เน็ตเวิร์คฟังก์ชัน

ในการส่งผ่านพลังงานไฟฟ้า หรือการส่งสัญญาณข่าวสารต่างๆ ไปบนสายเคเบิล (Cable) หรือสายส่งนั้น เมื่อมีกระแสไฟฟ้าไหลผ่านจะทำงานเสมือนว่า มีค่าความเหนี่ยวนำ (Inductance:  $l$ ) ค่าความจุไฟฟ้า (Capacitance:  $c$ ) ค่าความต้านทาน (Resistive:  $r$ ) และค่าความนำ (Conductance:  $g$ ) แพร่กระจายอยู่ตลอดภายในสายส่ง ถ้าพารามิเตอร์  $l, c, r, g$  มีความสัมพันธ์กันและไม่ขึ้นกับระยะทาง เรียกว่า สายส่งแบบสม่ำเสมอ (Uniform Transmission Line) ถ้าพารามิเตอร์  $l, c, r, g$  มีความสัมพันธ์ขึ้นอยู่กักระยะทาง เรียกว่า สายส่งแบบไม่สม่ำเสมอ (Nonuniform Transmission Line)

สำหรับการวิเคราะห์โครงสร้างสายส่งเพื่อใช้ในการออกแบบวงจรในวิทยานิพนธ์นี้ เป็นการวิเคราะห์โครงสร้างเสมือนที่เป็นสายส่งแบบสม่ำเสมอ ดังนั้นถ้ามีการส่งสัญญาณจากด้านส่งไปยังด้านรับ ที่ห่างจากด้านส่งเป็นระยะทาง  $x$  โดยมีขนาดย่อยๆ เป็น  $\Delta x$  ดังแสดงในภาพที่ 2.12



ภาพที่ 2.12 โครงสร้างเสมือนสายส่งสัญญาณ



ภาพที่ 2.13 วงจรสมมูลของสายส่ง เมื่อขยายช่วง  $\Delta x$

เมื่อทำการขยายช่วง  $\Delta x$  ออกไป จะได้วงจรเสมือน ดังภาพที่ 2.13 ตัวแปร  $v(t,x)$ ,  $i(t,x)$  เป็นค่าศักดาไฟฟ้าและค่ากระแสไฟฟ้าที่จุด  $x$  ตามลำดับ ซึ่งมีค่าดิสทริบิวต์พารามิเตอร์ (Distributed Parameter) ต่างๆดังนี้

$r$  : ค่าความต้านทาน (Resistance) มีหน่วยเป็น Ohm/Meter

$l$  : ค่าความเหนี่ยวนำ (Inductance) มีหน่วยเป็น Henry/Meter

$g$  : ค่าความนำ (Conductance) มีหน่วยเป็น Mho/Meter

$c$  : ค่าความจุไฟฟ้า (Capacitance) มีหน่วยเป็น Farad/Meter

จากภาพที่ 2.13 เมื่อใช้กฎแรงดันและกระแสของเคอร์ชอฟฟ์ (Kirchhoff's Law) สามารถเขียนเป็นสมการได้ดังนี้

$$v(t, x + \Delta x) - v(t, x) \approx -\Delta x \left( l \frac{\partial i(t, x)}{\partial t} + ri(t, x) \right) \quad (2.26)$$

$$i(t, x + \Delta x) - i(t, x) \approx -\Delta x \left( c \frac{\partial i(t, x, \Delta x)}{\partial t} + ri(t, x, \Delta x) \right) \quad (2.27)$$

จากสมการ (2.26) และ (2.27) เมื่อกำหนดให้ลิมิตของ  $\Delta x$  มีค่าเข้าใกล้ศูนย์ เขียนสมการเชิงอนุพันธ์ย่อยได้เป็น

$$\frac{\partial v(t, x)}{\partial x} = -l \frac{\partial i(t, x)}{\partial t} - ri(t, x) \quad (2.28)$$

$$\frac{\partial i(t, x)}{\partial x} = -c \frac{\partial v(t, x)}{\partial t} - gv(t, x) \quad (2.29)$$

จากตัวแปร  $v(t, x)$  และ  $i(t, x)$  ใช้การแปลงลาปลาซจะได้

$$V(s, x) = L[v(t, x)] = \int_0^{\infty} v(t, x) e^{-st} dt \quad (2.30a)$$

$$I(s, x) = L[i(t, x)] = \int_0^{\infty} i(t, x) e^{-st} dt \quad (2.30b)$$

หาอนุพันธ์ในสมการ (2.30a) และสมการ (2.30b) เทียบกับตัวแปร  $x$  จะได้

$$\begin{aligned} L \left[ \frac{\partial v(t, x)}{\partial x} \right] &= \int_0^{\infty} \frac{\partial v(t, x)}{\partial x} e^{-st} dt = \frac{\partial}{\partial x} \int_0^{\infty} v(t, x) e^{-st} dt = \frac{\partial V(s, x)}{\partial x} \\ L \left[ \frac{\partial i(t, x)}{\partial x} \right] &= \int_0^{\infty} \frac{\partial i(t, x)}{\partial x} e^{-st} dt = \frac{\partial}{\partial x} \int_0^{\infty} i(t, x) e^{-st} dt = \frac{\partial I(s, x)}{\partial x} \end{aligned} \quad (2.31)$$

แปลงลาปลาซในสมการ (2.28) และสมการ (2.29) จะได้

$$\frac{\partial V(s, x)}{\partial x} = -(ls + r)I(s, x) \quad (2.32)$$

$$\frac{\partial I(s, x)}{\partial x} = -(cs + g)V(s, x) \quad (2.33)$$

ตัวแปรในสมการ (2.32) และสมการ (2.33) มีเพียงตัวแปรเดียว นั่นคือ  $x$  จึงเขียน  $dx$  แทน  $dx$  จะได้

$$\frac{dV(s, x)}{dx} = -(ls + r)I(s, x) \quad (2.34)$$

$$\frac{dI(s, x)}{dx} = -(cs + g)V(s, x) \quad (2.35)$$

หาอนุพันธ์ของสมการ (2.34) และสมการ (2.35) เทียบกับตัวแปร  $x$  เมื่อ  $r, l, c, g$  เป็นค่าคงที่ จะได้

$$\frac{d^2V(s, x)}{dx^2} = -(ls + r) \frac{d}{dx} I(s, x) \quad (2.36)$$

$$\frac{d^2I(s, x)}{dx^2} = -(cs + g) \frac{d}{dx} V(s, x) \quad (2.37)$$

แทนค่าสมการ (2.35) ลงในสมการ (2.36) และแทนค่าสมการ (2.34) ลงในสมการ (2.37) จะได้สมการของสายส่งแบบสม่ำเสมอ คือ

$$\frac{d^2}{dx^2} V - (ls + r)(cs + g)V = 0 \quad (2.38)$$

$$\frac{d^2}{dx^2} I - (ls + r)(cs + g)I = 0 \quad (2.39)$$

จากสมการ (2.38) และ (2.39) เป็นสมการอนุพันธ์อันดับ 2 สามารถเขียนใหม่ คือ

$$V(s, x) = A_1 \cosh \Gamma x + A_2 \sinh \Gamma x \quad (2.40)$$

$$I(s, x) = B_1 \cosh \Gamma x + B_2 \sinh \Gamma x \quad (2.41)$$

เมื่อ  $\Gamma$  เป็นสภาวะการแพร่กระจายของคลื่น (Propagation Function) มีค่าดังนี้

$$\Gamma = \sqrt{(ls + r)(cs + g)} \quad (2.42)$$

สำหรับเทอม  $A_1, A_2, B_1, B_2$  เป็นค่าคงที่ และสามารถกำหนดได้คือ สำหรับสายส่งที่มีความยาวเท่ากับ  $d$  ซึ่งเป็นโครงข่ายแบบ 2 พอร์ต อินพุตจะเป็น  $V(s, 0), I(s, 0)$  และเอาต์พุตเป็น  $V(s, d), I(s, d)$  จากสมการ (2.40) และสมการ (2.41) ที่  $x = 0$  จะได้

$$A_1 = V(s, 0) \quad (2.43)$$

$$B_1 = I(s, 0) \quad (2.44)$$

หาอนุพันธ์สมการ (2.40) และสมการ (2.41) เทียบกับ  $x$  และแทนค่าลงในสมการ (2.34) และ (2.35) ตามลำดับ และกำหนดให้  $x = 0$  จะได้

$$A_2 = -\sqrt{\frac{ls+r}{cs+g}} I(s, 0) = -Z_0 I(s, 0) \quad (2.45)$$


$$B_2 = -\sqrt{\frac{ls+r}{cs+g}} V(s, 0) = -\frac{V(s, 0)}{Z_0} \quad (2.46)$$

โดยที่  $Z_0$  เป็นคุณลักษณะทางอิมพีแดนซ์ (Characteristic Impedance) ของสายส่งแบบสม่ำเสมอ

$$Z_0 = \sqrt{\frac{ls+r}{cs+g}} \quad (2.47)$$

ดังนั้นทางด้านอินพุตและเอาต์พุตพอร์ตของสายส่ง ที่ได้จากสมการ (2.18) ถึงสมการ (2.47) สามารถนำมาเขียนภาพได้ดังภาพที่ 2.14

โครงข่ายอินพุตและเอาต์พุตพอร์ตของสายส่งในภาพที่ 2.14 เขียนให้อยู่ในรูปพารามิเตอร์ ABCD ที่เป็นสมการเมตริกซ์ได้ดังในสมการ (2.48) โดยที่  $V(s, 0), I(s, 0)$  เป็นแรงดันและกระแสของพอร์ตที่ 1 ตามลำดับ เขียนเป็น  $V_1, I_1$  และ  $V(s, d), I(s, d)$  เป็นแรงดันและกระแสของพอร์ตที่ 2 ตามลำดับ เขียนเป็น  $V_2, -I_2$



ภาพที่ 2.14 อินพุตและเอาต์พุตพอร์ตของสายส่ง


$$\begin{bmatrix} V_1 \\ -I_1 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix} \begin{bmatrix} V_2 \\ -I_2 \end{bmatrix} \quad (2.48)$$

นำโครงข่ายในภาพที่ 2.14 สองชุดมาต่อเรียงกันดังแสดงในภาพที่ 2.15 จะได้ผลรวมทั้งหมดเป็นสมการ ABCD เมตริกซ์ คือ

$$\begin{bmatrix} V_1 \\ I_1 \end{bmatrix} = \begin{bmatrix} A^a & B^a \\ C^a & D^a \end{bmatrix} \begin{bmatrix} V_i \\ -I_i \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix} \begin{bmatrix} V_2 \\ -I_2 \end{bmatrix} \quad (2.49)$$

เมื่อ

$$\begin{aligned} A &= A^a A^b + B^a C^b & B &= A^a B^b + B^a D^b \\ C &= C^a A^b + D^a C^b & D &= C^a B^b + D^a D^b \end{aligned}$$



ภาพที่ 2.15 การต่อโครงข่ายในภาพที่ 2.14

แทนสมการ (2.32) ถึง (2.46) ลงในสมการ (2.40) และ (2.41) แปลงค่าพารามิเตอร์ของเมตริกซ์ ที่เป็นอินเวอร์สทรานสมิตชันเมตริกซ์ (Inverse Transmission Matrix) จะได้สมการของสายส่งแบบสม่ำเสมอ ดังนี้

$$\begin{bmatrix} V(s,d) \\ -I(s,d) \end{bmatrix} = \begin{bmatrix} \cosh \Gamma d & Z_0 \sinh \Gamma d \\ \frac{\sinh \Gamma d}{Z_0} & \cosh \Gamma d \end{bmatrix} \begin{bmatrix} V(s,0) \\ -I(s,0) \end{bmatrix} \quad (2.50)$$

ทำนองเดียวกัน การแปลงค่าพารามิเตอร์ของเมตริกซ์ไปเป็นพารามิเตอร์ของอิมพีแดนซ์วงจรเปิด (Open-Circuit Impedance) เรียกว่า Z-Parameter และค่าพารามิเตอร์ของแอดมิตแตนซ์วงจรลัด (Short-Circuit Admittance) เรียกว่า Y-Parameter จะได้

$$[Z] = Z_0 \begin{bmatrix} \coth \Gamma d & \operatorname{csch} \Gamma d \\ \operatorname{csch} \Gamma d & \coth \Gamma d \end{bmatrix} \quad (2.51)$$

$$[Y] = \frac{1}{Z_0} \begin{bmatrix} \coth \Gamma d & -\operatorname{csch} \Gamma d \\ -\operatorname{csch} \Gamma d & \coth \Gamma d \end{bmatrix} \quad (2.52)$$

### 2.3.2 โครงสร้างของลัมด์พารามิเตอร์


การประมาณ โครงสร้างแบบลัมด์ (Lumped) เมื่อเปรียบเทียบกับโครงสร้างแบบดิสทริบิวต์ แล้วต้องใช้โครงข่ายแบบ 2 พอร์ตที่เหมือนกันเป็นจำนวนหลายชุด มาประกอบเข้าด้วยกัน ดังแสดงในภาพที่ 2.16 ซึ่งแต่ละชุดต้องมีขนาดเล็ก และมีจำนวนมาก เมื่อเทียบต่อหนึ่งหน่วยความยาว จำนวนชุดที่นำมาต่อต้องมีเพียงพอที่จะแสดงคุณสมบัติเป็นแบบโครงข่ายดิสทริบิวต์ ทั้งนี้ขึ้นอยู่กับความถี่ที่ต้องการ และช่วงความถี่ที่ใช้ในช่วงเวลาคงที่ของสายส่ง ในทางทฤษฎีใช้จำนวนชุดของกลุ่ม โครงสร้างแบบลัมด์มีจำนวนเข้าใกล้ค่าอนันต์ ทำให้มีคุณสมบัติเทียบเท่ากับโครงสร้างแบบดิสทริบิวต์

สำหรับสายส่งแบบสม่ำเสมอที่มีความยาวจำกัด สามารถประมาณโดยการใช้โครงสร้างของลัมด์แบบ 2 พอร์ตจำนวนหลายๆ ชุด ดังในภาพที่ 2.16 ที่เป็นส่วนหนึ่งของสายส่ง ให้มีโครงสร้างเป็นแบบ T ที่สามารถเขียนได้ดังภาพที่ 2.17 โดยสมมติสถานะเริ่มต้นให้มีค่าเท่ากับศูนย์ และจากวงจร หาสมาการแบบเมชเคอร์เรนที่จะได้


$$(Z_1 + Z_2)I_n - Z_2 I_{n+1} = V_n \quad (2.53)$$

$$Z_2 I_n - (Z_1 + Z_2)I_{n+1} = V_{n+1} \quad (2.54)$$

เมื่อ  $n = 0, 1, \dots, N+1$



ภาพที่ 2.16 โครงข่าย 2 พอร์ตที่ต่อเป็น โครงสร้างแบบคาสเทรียท



ภาพที่ 2.17 โครงสร้างแบบ T-Network

โดยจากสมการ (2.53) และสมการ (2.54) สามารถนำมาเขียนให้อยู่ในรูป Recurrence Form ได้เป็น

$$\begin{bmatrix} V_{n+1} \\ I_{n+1} \end{bmatrix} = \begin{bmatrix} 1 + \frac{Z_1}{Z_2} & -\left(\frac{Z_1^2}{Z_2} + 2Z_1\right) \\ -\frac{1}{Z_2} & 1 + \frac{Z_1}{Z_2} \end{bmatrix} \begin{bmatrix} V_n \\ I_n \end{bmatrix} \quad (2.55)$$

นำสมการ (2.55) มาเขียนในรูปแบบเมตริกซ์ ได้เป็น

$$[X_{n+1}] = [M] [X_n] \quad (2.56)$$

เมื่อ  $[M]$  มีค่าดังสมการ (2.57)

$$[M] = \begin{bmatrix} 1 + \frac{Z_1}{Z_2} & -\left(\frac{Z_1^2}{Z_2} + 2Z_1\right) \\ -\frac{1}{Z_2} & 1 + \frac{Z_1}{Z_2} \end{bmatrix} \quad (2.57)$$



เมื่อ 
$$[X_{n+1}] = \begin{bmatrix} V_{n+1} \\ I_{n+1} \end{bmatrix} \text{ และ } [X_n] = \begin{bmatrix} V_n \\ I_n \end{bmatrix} \quad (2.58)$$

จากสมการ (2.56) เขียนใหม่ได้เป็น

$$[X_n] = [M]^n [X_0] \quad (2.59)$$

กำหนดให้  $[M]^n$  หาได้จาก Eigenvalues ของ  $[M]$  และค่า Eigenvalues เป็นรากของสมการคุณลักษณะ นั่นคือ

$$\det[[M] - \lambda[I]] = \lambda^2 - 2\lambda\left(\frac{Z_1}{Z_2} + 1\right) + 1 = 0 \quad (2.60)$$

เมื่อ  $[I]$  คือเมตริกซ์เอกลักษณ์ หรือที่เรียกว่า เมตริกซ์หนึ่งหน่วย

ค่า Eigenvalues ทั้ง 2 ค่า จากสมการ (2.60) มีความสัมพันธ์ดังนี้

$$\lambda_1 \lambda_2 = 1 \quad (2.61)$$

$$\lambda_1 + \lambda_2 = 2\left(\frac{Z_1}{Z_2} + 1\right) \quad (2.62)$$

จากสมการ (2.61) และสมการ (2.62) กำหนดให้ค่า  $\lambda_1 = e^\zeta, \lambda_2 = e^{-\zeta}$  จะได้เป็น  $\cosh \zeta = (Z_1 / Z_2) + 1$  และหา  $[M]^n$  โดยใช้ทฤษฎีของ Cayley-Hamilton โดยให้

$$[M]^n = C_0[I] + C_1[M] \quad (2.63)$$

จะได้ 
$$(e^\zeta)^n = C_0 + C_1(e^\zeta) \quad (2.64)$$

$$(e^{-\zeta})^n = C_0 + C_1(e^{-\zeta}) \quad (2.65)$$

จากสมการ (2.64) และสมการ (2.65) จะได้

$$C_0 = -\frac{\sinh(n-1)\zeta}{\sinh \zeta}, \quad C_1 = \frac{\sinh n\zeta}{\sinh \zeta} \quad (2.66)$$

จากสมการ (2.63) เขียนใหม่ได้เป็น

$$[M]^n = \begin{bmatrix} -\frac{\sinh(n-1)\zeta}{\sinh \zeta} + \frac{\sinh n\zeta \cosh \zeta}{\sinh \zeta} & -\left(\frac{Z_1^2}{Z_2} + 2Z_1\right) \frac{\sinh n\zeta}{\sinh \zeta} \\ -\frac{1}{Z_2} \frac{\sinh n\zeta}{\sinh \zeta} & -\frac{\sinh(n-1)\zeta}{\sinh \zeta} + \frac{\sinh n\zeta \cosh \zeta}{\sinh \zeta} \end{bmatrix} \quad (2.67)$$

จากสมการ (2.67) สามารถนำมาเขียนใหม่ได้เป็น

$$-\sinh(n-1)\zeta = -\sinh n\zeta \cosh \zeta + \cosh n\zeta \sinh \zeta \quad (2.68)$$

$$\text{และ} \quad -\left(\frac{Z_1^2}{Z_2} + 2Z_1\right) = Z_2 - Z_2 \left(\frac{Z_1 + Z_2}{Z_2}\right)^2 = Z_2 (1 - \cosh^2 \zeta) = -Z_2 \sinh^2 \zeta \quad (2.69)$$

ดังนั้นจากสมการ (2.57) เขียนใหม่ได้เป็น

$$[M] = \begin{bmatrix} \cosh \zeta & -Z_2 \sinh^2 \zeta \\ -\frac{1}{Z_2} & \cosh \zeta \end{bmatrix} \quad (2.70)$$

$$\text{และ} \quad [M]^n \quad \text{คือ} \quad [M]^n = \begin{bmatrix} \cosh \zeta & -Z_2 \sinh \zeta \sinh n\zeta \\ \frac{\sinh n\zeta}{Z_2 \sinh \zeta} & \cosh \zeta \end{bmatrix} \quad (2.71)$$

ดังนั้นจากสมการ (2.59) จะได้

$$\begin{bmatrix} V_n \\ I_n \end{bmatrix} = \begin{bmatrix} \cosh \zeta & -Z_2 \sinh \zeta \sinh n\zeta \\ -\frac{\sinh n\zeta}{Z_2 \sinh \zeta} & \cosh \zeta \end{bmatrix} \begin{bmatrix} V_o \\ I_o \end{bmatrix} \quad (2.72)$$

ค่าแรงดันและกระแสในชุดที่  $n$  สำหรับกรณีจุดต่อถูกเปิดวงจร และลัดวงจร สามารถหาได้ดังนี้ เมื่อกรณีเอาต์พุตลัดวงจรได้  $V_n = 0$  และจากสมการ (2.72) โดยแทน  $n$  ด้วย  $N$  จะได้

$$I_o = \frac{\cosh N\zeta}{Z_2 \sinh \zeta \sinh N\zeta} V_o \quad (2.73)$$

จากสมการ (2.72) จะมีค่ากระแส และแรงดันในจุดที่  $n$  คือ

$$I_n = \frac{\cosh(N-n)\zeta}{Z_2 \sinh \zeta \sinh N\zeta} V_o \quad (2.74)$$

$$V_n = \frac{\cosh(N-n)\zeta}{\sinh N\zeta} V_o \quad (2.75)$$

และสำหรับกรณีเอาต์พุตวงจรเปิดได้  $I_N = 0$  จากสมการ (2.72) แทน  $n$  ด้วย  $N$  จะได้

$$I_o = \frac{\sinh N\zeta}{Z_2 \sinh \zeta \cosh N\zeta} V_o \quad (2.76)$$

จากสมการ (2.72) และ (2.40) จะมีค่ากระแสและแรงดันจุดที่  $n$  จะได้

$$I_n = \frac{\cosh(N-n)\zeta}{Z_2 \sinh \zeta \cosh N\zeta} V_o \quad (2.77)$$

$$V_n = \frac{\cosh(N-n)\zeta}{\cosh N\zeta} V_o \quad (2.78)$$

สมการ (2.72) เป็นสมการ Inverse Transmission Matrix ของโครงข่ายแบบ 2 พอร์ต ซึ่งผลรวมทั้งหมดสำหรับเมตริกซ์ของโครงข่ายแบบ 2 พอร์ต ที่แสดงในภาพที่ 2.17 ณ จุดที่  $N$  โดยการแทน  $n$  ด้วย  $N$  และเปลี่ยนเครื่องหมาย เพื่อให้สัมพันธ์กับภาพที่ 2.15 นั่นคือ

$$\begin{bmatrix} V_N \\ -I_N \end{bmatrix} = \begin{bmatrix} \cosh N\zeta & Z_2 \sinh \zeta \sinh N\zeta \\ \frac{\sinh N\zeta}{Z_2 \sinh \zeta} & \cosh N\zeta \end{bmatrix} \begin{bmatrix} V_o \\ -I_o \end{bmatrix} \quad (2.79)$$


จากสมการ (2.79) ถ้าแปลงเมตริกซ์เป็นพารามิเตอร์ของแอดมิตแตนซ์ที่ลัดวงจร จะได้ว่า

$$[Y] = \frac{1}{Z_2 \sinh \zeta} \begin{bmatrix} \cosh N\zeta & -\operatorname{csch} N\zeta \\ -\operatorname{csch} N\zeta & \cosh N\zeta \end{bmatrix} \quad (2.80)$$

สมการ (2.80) เป็นสมการของโครงข่ายแบบคิสทรีบิวต์ โดยมี  $Z_2 \sinh \zeta$  เป็นคุณลักษณะทางอิมพีแดนซ์ของสายส่งสัญญาณ

### 2.3.3 โครงสร้างของคิสทรีบิวต์ อาร์ซี

โครงสร้างแบบคิสทรีบิวต์ อาร์ซี เป็นโครงสร้างที่สามารถออกแบบและสร้างให้อยู่ในรูปของไอซีแบบพาสซีฟ (Passive Integrated Circuit) ได้ โดยมีโครงสร้างดังแสดงในภาพที่ 2.18 ซึ่งจะเห็นได้ว่าตัวโครงสร้างแบบคิสทรีบิวต์ อาร์ซี ประกอบขึ้นมาจากส่วนต่าง ๆ ดังนี้ คือ ส่วนชั้นบนสุดเป็นชั้นของความต้านทาน (Resistive Layer) ชั้นต่อมาเป็นชั้นของฉนวน (Dielectric Layer) และชั้นสุดท้ายเป็นชั้นของตัวนำ (Conductive Layer) โดยมีความหนาของแต่ละชั้นของโครงสร้างแบบคิสทรีบิวต์ อาร์ซี ประมาณ  $10^{-5}$  นิ้วเท่านั้น จึงทำให้วงจรมีขนาดเล็กมาก




ภาพที่ 2.18 โครงสร้าง 2 พอร์ตแบบคิสทรีบิวต์ อาร์ซี


ตัวโครงสร้างแบบคิสทรีบิวต์ อาร์ซีนีสามารถสร้างได้ 2 แบบ คือ โครงสร้างแบบฟิล์มแผ่นบาง (Thin-Film) และโครงสร้างแบบโมนอลิธิค (Monolithic) สำหรับโครงสร้างแบบแผ่นฟิล์มบาง จะประกอบด้วยชั้นของวัสดุหลายอย่าง ที่วางอยู่บนตัวกลางที่เหมาะสมของสารไดอิเล็กตริก (Dielectric) ซึ่งอาจจะถูก Titan Ate ด้วยแผ่น Nichrome Resistive Film บาง โดยวางไว้ด้านบน และแผ่นตัวนำทองแดง (Conductive Copper-Film) จะวางไว้ด้านล่าง แล้วหุ้มห่อด้วยสารไดอิเล็กตริก และวางบน Passive Substrate ด้วยวิธี Vaporization หรือ Electrochemical Technique ส่วนโครงสร้างแบบโมนอลิธิคนั้น ประกอบไปด้วย ชั้นของสารกึ่งตัวนำที่ถูกทำให้เป็นรูปสี่เหลี่ยมเล็ก ๆ เช่น Distributed Resistance ที่ได้มาจากสารกึ่งตัวนำที่เป็น Lightly Doped และ Distribute Capacitance ที่ได้มาจากการป้อนไบแอสกลับข้าง ของรอยต่อภายใน P-N ซึ่งวงจรมีขนาดเล็กมากนี้จะ

ถูกนำมาใช้เป็นวงจรดิสทริบิวต์ อาร์ซี เน็ทเวอร์คแบบแอ็คทีฟ และจากโครงสร้างแบบดิสทริบิวต์ อาร์ซี ในภาพที่ 2.18 สามารถเขียนสัญลักษณ์ได้ดังภาพที่ 2.19

สำหรับการวิเคราะห์โครงข่ายแบบดิสทริบิวต์ อาร์ซี ตามภาพที่ 2.20 จะมีพอร์ต 2 พอร์ตที่อยู่ภายใต้เงื่อนไข การไหลของกระแส 1 ทิศทาง (One Dimension Current Flow) โดยโครงข่ายจะสามารถแบ่งออกเป็นส่วนย่อยๆ และมีจำนวนเพิ่มขึ้นทีละส่วนของความยาวเป็น  $\Delta x$  ดังแสดงในภาพที่ 2.20



ภาพที่ 2.19 (ก) โครงสร้าง และ (ข) สัญลักษณ์ของยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี



ภาพที่ 2.20 (ก) โครงสร้าง และ (ข) วงจรโครงข่ายของส่วนย่อย  $\Delta x$  ของดิสทริบิวต์ อาร์ซี

ค่าความต้านทานของแต่ละอิลิเมนต์ที่อนุกรมกันอยู่ในแต่ละส่วน จะเป็นฟังก์ชันตามแผ่นความต้านทานของแต่ละอิลิเมนต์ โดยค่าความต้านทานในแต่ละอิลิเมนต์  $r(x)\Delta x$  กำหนดได้ว่า

$$r(x)\Delta x = \frac{\rho\Delta x}{Wh_1} \quad (2.81)$$

เมื่อ  $\rho$  และ  $h_1$  คือ ความต้านทานจำเพาะ และความหนาแน่นของแผ่นความต้านทานที่  $x$   $W$  คือความกว้างของอิลิเมนต์ที่  $x$

ส่วนแอมิตแดนซ์แบบขนานของอิลิเมนต์ สามารถหาได้ในลักษณะเดียวกัน ก็จะประกอบไปด้วย ค่าความจุและค่าความนำของแผ่นไดอิเล็กตริกของอิลิเมนต์ นั้นคือ

$$c(x)\Delta x = \frac{\varepsilon W \Delta x}{h_2} \quad (2.82)$$

$$g(x)\Delta x = \frac{\sigma W \Delta x}{h_2} \quad (2.83)$$

เมื่อ  $\varepsilon$  และ  $\sigma$  คือ Permittivity และ Conductivity ของแผ่น ไดอิเล็กตริก  
 $h_2$  คือความหนาแน่นของแผ่นไดอิเล็กตริก ที่  $x$

ถ้าให้ลิมิตของ  $\Delta x$  เข้าใกล้ศูนย์ ค่าความต้านทาน ค่าความจุ และความนำต่อหน่วยความยาวจะได้เป็นดังนี้


$$r(x) = \frac{\rho}{wh_1} \quad (2.84)$$

$$c(x) = \frac{\varepsilon w}{h_2} \quad (2.85)$$

$$g(x) = \frac{\sigma w}{h_2} \quad (2.86)$$

ซึ่งค่าของ  $r(x)$ ,  $c(x)$  และ  $g(x)$  จะมีค่าเป็นจำนวนจริง มีเครื่องหมายเป็นบวกและมีค่าที่จำกัด จากข้อกำหนดนี้ จะมีความสำคัญในการพิจารณาถึง ผลลัพธ์ของสมการเชิงอนุพันธ์ ที่แสดงคุณสมบัติที่ได้จากโครงข่ายแบบ 2 พอร์ตของดิสทริบิวต์ อาร์ชี โดยมีโครงสร้างลักษณะเหมือนกับภาพที่ 2.20 (ข) ซึ่งถ้าพิจารณาพารามิเตอร์  $r$ ,  $c$  และ  $g$  จะได้ว่า ในขณะที่มีความสูญเสียจากการรั่วไหลของความนำ  $g(x)$  ในไดอิเล็กตริก ที่มีค่าน้อยเป็นที่ยอมรับได้ และเมื่อค่าคอนดักต์แดนซ์มีค่าน้อยกว่าค่าคาปาซิแตนซ์มาก ๆ ก็จะสามารถตัดค่า  $g$  ทิ้งได้ กล่าวคือให้  $g$  มีค่าเป็นศูนย์ ก็จะได้โครงข่ายแบบดิสทริบิวต์ อาร์ชี ซึ่งถ้า  $r$  และ  $c$  ไม่แปรเปลี่ยนตามความยาวของ  $x$  ก็จะเป็นโครงข่ายแบบยูนิฟอร์ม ดิสทริบิวต์ อาร์ชี และในกรณีเดียวกันถ้า  $r$  และ  $c$  แปรเปลี่ยนตามความยาวของ  $x$  ก็จะเป็นโครงข่ายแบบนอนยูนิฟอร์มดิสทริบิวต์ อาร์ชี ซึ่งสัญลักษณ์ของโครงข่ายแบบดิสทริบิวต์ อาร์ชี สามารถแสดงดังภาพที่ 2.21 จะเห็นได้ว่า เส้นที่ขีดได้สัญลักษณ์ตัวความ

ด้านทานนั้น ถ้าเป็นเส้นโค้งจะเป็นสัญลักษณ์แบบนอนยูนิฟอร์ม และถ้าเส้นที่ขีดได้สัญลักษณ์ตัว ความต้านทานเป็นเส้นตรงก็จะเป็นสัญลักษณ์ของโครงข่ายแบบยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี



ภาพที่ 2.21 สัญลักษณ์ของตัวดิสทริบิวต์ อาร์ซี (ก) นอนยูนิฟอร์ม และ (ข) ยูนิฟอร์ม

วิทยานิพนธ์ฉบับนี้จะเป็นการนำเอาตัวยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี มาใช้เท่านั้น ดังนั้น จะกล่าวถึงเฉพาะการวิเคราะห์การทำงานที่เป็นแบบยูนิฟอร์มดิสทริบิวต์ อาร์ซี ซึ่งมีรายละเอียดดังต่อไปนี้

โครงข่ายแบบยูนิฟอร์ม ดิสทริบิวต์ อาร์ซี จะมีค่า  $R$  และ  $C$  ที่ไม่แปรเปลี่ยนตามค่าของ  $x$  โดยมีความสัมพันธ์ของการเปลี่ยนแปลงของแรงดันและกระแส เหมือนสมการ (2.50) ที่เป็นสมการของยูนิฟอร์มไลน์ (Uniform Line) โดยกำหนดให้ ค่าอินดักซ์ที่ฟ ( $l$ ) และ ค่าคอนดักซ์ที่ฟ ( $g$ ) มีค่าเท่ากับศูนย์ สำหรับสายที่มีความยาว  $d$  จะได้ค่าผลรวมของความต้านทานทั้งหมด  $r$  เท่ากับ  $R$  และผลรวมของค่าความจุทั้งหมด  $c$  เท่ากับ  $C$  ฉะนั้นจากสมการ (2.51) และ (2.52) ตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี สามารถเขียนอยู่ในรูปของอิมพีแดนซ์พารามิเตอร์ และแอดมิตแดนซ์พารามิเตอร์ ได้ดังนี้คือ


$$[Z] = \sqrt{\frac{R}{sC}} \begin{bmatrix} \coth \sqrt{src} & \operatorname{csc} h \sqrt{src} \\ \operatorname{csc} h \sqrt{src} & \coth \sqrt{src} \end{bmatrix} \quad (2.87)$$

และ

$$[Y] = \sqrt{\frac{sC}{R}} \begin{bmatrix} \coth \sqrt{sRC} & -\operatorname{csch} \sqrt{sRC} \\ -\operatorname{csch} \sqrt{sRC} & \coth \sqrt{sRC} \end{bmatrix} \quad (2.88)$$

จากที่ได้กล่าวมาแล้วในข้างต้น ตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี มีโครงสร้างที่ประกอบไปด้วย ชั้นของความต้านทาน ชั้นของฉนวน และชั้นของตัวนำ ตามที่แสดงไว้ดังภาพที่ 2.19

โดยในการวิเคราะห์จากภาพที่ 2.20 (ข) ถ้าไม่คิดค่าของความนำ ซึ่งโดยปกติแล้วจะมีค่าน้อยมาก จะได้โครงข่ายแบบคิสทริบิวต์ อาร์ซี ดังภาพที่ 2.22



ภาพที่ 2.22 โครงสร้างของคิสทริบิวต์ อาร์ซี เมื่อค่าความนำมีค่าน้อยมาก ๆ

จากภาพที่ 2.22 จำนวนของค่าความต้านทานย่อย และค่าความจุย่อย ( $r, c$ ) จะต้องมีจำนวนเข้าใกล้อนันต์ จึงจะได้โครงข่ายแบบคิสทริบิวต์ อาร์ซี ที่สมบูรณ์ เมื่อนำแอดมิตแดนซ์พารามิเตอร์ ในสมการ (2.88) มาจัดสมการใหม่ได้เป็น

$$[Y_{ij}] = \begin{bmatrix} \frac{P \cosh P}{R \sinh P} & -\frac{P}{R \sinh P} \\ \frac{P}{R \sinh P} & \frac{P \cosh P}{R \sinh P} \end{bmatrix} \quad (2.89)$$

เมื่อกำหนดให้  $X = \frac{P}{R \sinh P}$ ,  $Y = \cosh P$  และ  $P = \sqrt{sRC}$


โดยที่  $R$  และ  $C$  เป็นค่าความต้านทานรวมและค่าความจุรวมของยูนิฟอร์มคิสทริบิวต์ อาร์ซี  $s$  เป็นความถี่เชิงซ้อน (Complex Frequency) ดังนั้นจากสมการที่ (2.89) เขียนใหม่ได้เป็น

$$[Y_{ij}] = \begin{bmatrix} XY & -X \\ -X & XY \end{bmatrix} \quad (2.90)$$

ถ้านำวงจรเสมือนของตัวยูนิฟอร์มคิสทริบิวต์ อาร์ซีแบบ  $\pi$  สำหรับ 2 พอร์ตแบบเชิงเส้นต่อลงกราวด์ ซึ่งโดยปกติแล้วจะเขียนอยู่ในรูปแอดมิตแดนซ์พารามิเตอร์ นำมาใช้ในการหา



วงจรเสมือนของตัวคิสรบิบวดี อาร์ซี (โดยต่อ ไปในววิทยานพนร้ันจะเรยบคตัวคิสรบิบวดี อาร์ซี ว่า URC) ด้งแสดงในภพทที่ 2.23




ภพทที่ 2.23 วงจรเสมือน URC แบบ 2 พอร้ต

จากภพทที่ 2.23 แสดงให้เห่นถึงวงจรเสมือนของ URC แบบ 2 พอร้ต ซึ่งมแอดมิตแดนซ์พารามิเตอร์ตามสมการ (2.89) เมื่อนำมาววิเคราะห์ในภพทที่ 2.23 โดยใช้กฎกระแสของเคอร์ชอฟฟ์ จะได้แอดมิตแดนซ์พารามิเตอร์ควมนำในรูปเมตริกซ์ด้งสมการ (2.69)

$$[Y_{ij}] = \begin{bmatrix} XY & -X & -X(Y-1) \\ -X & XY & -X(Y-1) \\ -X(Y-1) & -X(Y-1) & 2X(Y-1) \end{bmatrix} \quad (2.91)$$


จากค่าแอดมิตแดนซ์ในสมการ (2.91) สามารถนำมาเขียนเป็นวงจรเสมือนของยูนีฟอร์มคิสรบิบวดี อาร์ซี (URC) ได้ในกรณีทีต่อแบบลอย (Floating) ด้งแสดงในภพทที่ 2.24 ซึ่งเป็นวงจรเสมือนของ URC แบบ  $\pi$  สำหรับ 2 พอร้ตแบบเชิงเส้นต่อลอยซึ่งมแอดมิตแดนซ์พารามิเตอร์ตามสมการ (2.91)



ภพทที่ 2.24 วงจรเสมือน URC กรณีต่อแบบลอย

## 2.4 หลักการทั่วไปของวงจรกรองความถี่

วงจรกรองความถี่จัดเป็นวงจรแบบ 2 พอร์ต ที่ทำให้ลักษณะของสเปกตรัมของสัญญาณอินพุตก่อนภาพ (Shape) เป็นสเปกตรัมของสัญญาณเอาต์พุตที่มีความถี่ตามที่ต้องการ หรืออาจกล่าวได้ว่าวงจรกรองความถี่จะทำหน้าที่แยกสัญญาณที่ไม่ต้องการออกจากสัญญาณที่ต้องการ ในการศึกษาคุณสมบัติของวงจรกรองความถี่นั้น มักจะพิจารณาในลักษณะของความสัมพันธ์ระหว่างสัญญาณอินพุต และสัญญาณเอาต์พุตของวงจรเป็นหลัก นอกจากนี้การวิเคราะห์ห้วงจรยังให้ความสนใจพฤติกรรมของวงจรตลอดย่านความถี่มากกว่าการพิจารณาเพียงความถี่เดียว ซึ่งการพิจารณาในลักษณะเช่นนี้เรียกว่าการพิจารณาในโดเมนความถี่ (Frequency Domain) และเรียกผลตอบสนองของวงจรจากการพิจารณาในโดเมนความถี่นี้ว่าผลตอบสนองเชิงความถี่ (Frequency Response) [34] ซึ่งใช้สัญลักษณ์แทนด้วย  $T(s)$  โดยทั่วไปจะแสดงในภาพของฟังก์ชันการถ่ายโอน ซึ่งก็คืออัตราส่วนระหว่างปริมาณที่วัดที่พอร์ตเอาต์พุตต่อปริมาณที่วัดที่พอร์ตอินพุต โดยปริมาณที่กล่าวถึงนี้สามารถเป็นได้ทั้งแรงดันหรือกระแส



ภาพที่ 2.25 วงจรกรองความถี่แบบ 2 พอร์ต

เมื่อให้วงจรกรองความถี่มีลักษณะเป็นวงจรแบบ 2 พอร์ต ดังแสดงในภาพที่ 2.25 โดยมีสัญญาณทางด้านอินพุต และเอาต์พุตในโดเมนความถี่คือ  $V_{in}(s)$  และ  $V_{out}(s)$  ตามลำดับ สามารถหาฟังก์ชันการถ่ายโอนของวงจรได้ดังต่อไปนี้

$$T(s) = \frac{V_{out}(s)}{V_{in}(s)} \quad (2.92)$$

ดังนั้น 
$$V_{out}(s) = T(s)V_{in}(s) \quad (2.93)$$

เนื่องจาก  $s$  มีค่าเท่ากับ  $\sigma + j\omega$  ดังนั้นเมื่อทำการวิเคราะห์ห้วงจรภายใต้สถานะคงตัวที่มีอินพุตเป็นคลื่นรูปไซน์  $\sigma$  จะมีค่าเท่ากับศูนย์ ทำให้  $s$  มีค่าเท่ากับ  $j\omega$  และสามารถเขียนสมการในรูปส่วนประกอบของขนาดและเฟสได้ตามลำดับดังนี้

$$|V_{\text{out}}(j\omega)| = |T(j\omega)||V_{\text{in}}(j\omega)| \quad (2.94)$$

เมื่อ  $\phi_{\text{out}(j\omega)}$   $\phi_{T(j\omega)}$  และ  $\phi_{\text{in}(j\omega)}$  คือ ค่าเฟสของ  $V_{\text{out}}(j\omega)$   $T(j\omega)$  และ  $V_{\text{in}}(j\omega)$  ตามลำดับแล้ว จะได้ความสัมพันธ์ระหว่างกันเป็น


$$\phi_{\text{out}(j\omega)} = \phi_{T(j\omega)} + \phi_{\text{in}(j\omega)} \quad (2.95)$$

จากสมการ (2.94) จะเห็นว่าขนาดของสัญญาณทางด้านเอาต์พุตมีค่าเท่ากับผลคูณของขนาดของสัญญาณทางด้านอินพุตกับขนาดของผลตอบสนองเชิงความถี่ของวงจร ดังนั้นถ้ากำหนดให้ฟังก์ชันขนาดของ  $T(j\omega)$  มีค่าเท่ากับศูนย์ในช่วงความถี่ตั้งแต่  $\omega_{s1}$  ถึง  $\omega_{s2}$  แล้ว ขนาดของสัญญาณทางด้านเอาต์พุตจะมีค่าเท่ากับศูนย์ด้วย แม้ว่าจะมีสัญญาณค่าใดๆ เข้ามาทางอินพุตเหตุนี้ช่วงความถี่ตั้งแต่  $\omega_{s1}$  ถึง  $\omega_{s2}$  จึงถูกเรียกว่า แถบหยุด (Stop Band) ของวงจรกรองความถี่ ในทำนองเดียวกันถ้าให้ฟังก์ชันขนาดของ  $T(j\omega)$  มีค่ามากเท่ากับหนึ่ง (ตามอุดมคติ) ในช่วงความถี่ตั้งแต่  $\omega_{p1}$  ถึง  $\omega_{p2}$  แล้ว ขนาดของสัญญาณทางด้านเอาต์พุตจะมีค่าเป็นไปตามสมการ (2.94) และเรียกช่วงความถี่ตั้งแต่  $\omega_{p1}$  ถึง  $\omega_{p2}$  นี้ว่า แถบผ่าน (Pass Band) ของวงจรกรองความถี่

#### 2.4.1 วงจรกรองผ่านทุกแถบความถี่

วงจรกรองผ่านทุกแถบความถี่ มีอยู่ 2 แบบ คือ วงจรผ่านทุกแถบความถี่ชนิดมีมูมองศาตาม และวงจรกรองผ่านทุกแถบความถี่ชนิดมีมูมองศาตาม ในหัวข้อนี้จะวิเคราะห์วงจรเหล่านี้ซึ่งเป็นการออกแบบโดยใช้ออปแอมป์เพื่อหาฟังก์ชันการถ่ายโอน มุมองศาและขนาด เพื่อเป็นพื้นฐานในการนำไปออกแบบเป็นวงจรกรองผ่านทุกแถบความถี่ โดยใช้วงจรขยายความนำถ่ายโอนและยูนิฟอร์มดิสทริบิวต์ออร์ซี

##### 1. วงจรกรองผ่านทุกแถบความถี่ชนิดมีมูมองศาตาม (Phase-Lag All-Pass Filter)



ภาพที่ 2.26 วงจรกรองผ่านทุกแถบความถี่ชนิดมีมูมองศาตาม

วงจรถูกภาพที่ 2.26 ค่า  $V_+$  จะได้เป็น

$$V_+ = \frac{1/Cs}{R+1/Cs} V_i = \frac{V_i}{Cs} \left( \frac{Cs}{R_1 Cs + 1} \right) \quad (2.96)$$

หรือ 
$$V_+ = \frac{V_i}{1+s\tau} \quad \tau = R_1 C \quad (2.97)$$

ค่าศักดา  $V_+$  หาได้จาก 
$$V_+ = \frac{R_1}{R_1 + R_1} (V_i + V_o) = \frac{V_i + V_o}{2} \quad (2.98)$$

จากคุณสมบัติของออปแอมป์จะได้ 
$$V_+ = V_- \quad (2.99)$$

จากสมการที่ (2.96) และสมการที่ (2.97) จะได้

$$\left( \frac{1}{1+s\tau} \right) V_i = \frac{V_i + V_o}{2} \quad (2.100)$$

$$V_i \left[ \frac{1}{1+s\tau} - \frac{1}{2} \right] = \frac{V_o}{2} \quad (2.101)$$

ดังนั้นฟังก์ชันการถ่ายโอนของวงจรถูกผ่านทุกแถบความถี่ชนิดมุมมองศาตามคือ

$$\frac{V_o}{V_i} = \left[ \frac{1-s\tau}{1+s\tau} \right] \quad (2.102)$$

จากสมการของฟังก์ชันการถ่ายโอนสามารถนำไปหาค่าขนาดและมุมมองศาได้จาก

$$magnitude = 20 \log \left| \frac{V_o}{V_i} \right| \quad (2.103)$$

จากสมการที่ (2.103) จะได้

$$magnitude = 20 \log \sqrt{1 + \omega^2 \tau^2} - 20 \log \sqrt{1 + \omega^2 \tau^2} = 0 \text{ dB} \quad (2.104)$$

มุมมองศา ( $\theta$ ) สามารถหาได้จาก

$$\theta = -2 \tan^{-1} \omega r = -90^\circ \quad \omega = \frac{1}{\tau} \quad (2.105)$$


## 2. วงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมองศาหน้า (Phase-Lead All-Pass Filter)

วงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมองศาหน้าแสดงดังภาพที่ 2.27 จากวงจรจะสลับตำแหน่งของคาปาซิเตอร์กับตัวต้านทาน เมื่อเทียบกับวงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมองศาตาม และหาค่าฟังก์ชันถ่ายโอนได้จาก

$$I(s) = \frac{V_i - V}{R_f} = \frac{V_i(s) - V^+}{R_f} = \frac{V_i - \left[ \frac{R}{R + \frac{1}{sC}} V_i \right]}{R_f} \quad (2.106)$$

และ

$$I(s) = \frac{V_i(s)}{R_f} \left\{ 1 - \frac{R}{R + \frac{1}{sC}} \right\} = \frac{V_i(s)}{R_f} \left\{ \frac{\frac{1}{sC}}{R + \frac{1}{sC}} \right\} \quad (2.107)$$



ภาพที่ 2.27 วงจรกรองผ่านทุกแถบความถี่ชนิดมีมุมองศาหน้า

จากภาพวงจรใช้กฎของเคอร์ชอฟ จะได้

$$V_o + IR_f - V^- = 0 \quad (2.108)$$

ค่าศักย์ค่าที่จุดสัญญาณออก คือ

$$V_o(s) = -I(s)R_f + V^- \quad (2.109)$$

$$V_o(s) = -\frac{V_i(s)}{R_f} \cdot \frac{1}{R + \frac{1}{sC}} R_f + \frac{R}{R + \frac{1}{sC}} V_i(s) \quad (2.110)$$

ฟังก์ชันถ่ายโอนคือ

$$\frac{V_o(s)}{V_i(s)} = \frac{-\frac{1}{sC}}{R + \frac{1}{sC}} + \frac{R}{R + \frac{1}{sC}} = \frac{R - \frac{1}{sC}}{R + \frac{1}{sC}} = \frac{\left[ s - \frac{1}{RC} \right]}{\left[ s + \frac{1}{RC} \right]} \quad (2.111)$$

หรือ

$$\frac{V_o(s)}{V_i(s)} = -\left[ \frac{1 - s\tau}{1 + s\tau} \right] \quad \text{โดยที่ } s = j\omega \text{ และ } \tau = RC \quad (2.112)$$

จากสมการฟังก์ชันถ่ายโอน (2.112) สามารถนำไปหาค่าขนาดและมุมองศาได้เป็น

$$\text{magnitude} = 20 \log \frac{\sqrt{\omega^2 + \left(\frac{1}{RC}\right)^2}}{\sqrt{\omega^2 + \left(\frac{1}{RC}\right)^2}} = 0 \text{ dB} \quad (2.113)$$

และมุมองศา ( $\theta$ ) ได้จาก

$$\theta = 180^\circ - (\tan^{-1} \omega\tau) - (\tan^{-1} \omega\tau) = 180^\circ - 90^\circ = 90^\circ \quad ; \omega = \frac{1}{\tau} \quad (2.114)$$

## 2.5 เสถียรภาพ (Stability) ของวงจรกรองความถี่

การวิเคราะห์หาเสถียรภาพของวงจรกรองความถี่ถือได้ว่าเป็นเรื่องสำคัญของการออกแบบวงจรกรองความถี่ ดังนั้นในวิทยานิพนธ์นี้จึงขอกล่าวถึงเสถียรภาพของระบบที่มีการย้อนกลับเพื่อเป็นพื้นฐาน โดยที่ทุกๆระบบที่มีการย้อนกลับจะรวมถึงระบบแบบอนาล็อก หรือ สวิตซ์คาปาซิเตอร์ ซึ่งเป็นระบบที่เกิดความไม่เสถียรภาพขึ้น เนื่องจากในระบบมีจำนวนขั้วมุลย้อนกลับอย่างหลากหลาย หรืออาจเกิดขึ้นจากการหน่วงเวลาภายในของระบบ [34]

ในภาพที่ 2.28 สมมติให้  $f(s)$  คือฟังก์ชันการย้อนกลับของวงจร และ  $a(s)$  คืออัตราขยายของวงจรซึ่งสามารถเขียนสมการฟังก์ชันการถ่ายโอนแบบ Open-Loop ได้ดังนี้

$$T(s) = a(s)f(s) \quad (2.115)$$


และสมการฟังก์ชันการถ่ายโอน  $A(s)$  แบบ Close-Loop คือ

$$A(s) = \frac{a(s)}{1 + a(s)f(s)} \quad (2.116)$$

ระบบที่มีเสถียรภาพจะต้องมีค่าโพลที่มาจาก Close-Loop ฟังก์ชันการถ่ายโอนอยู่ด้านซ้ายของระนาบ  $s$  ( $s$ -Plane) และค่าโพล ที่ได้มาจากราก (root) ของสมการคุณลักษณะ ซึ่งมีค่าดังนี้

$$F(s) = 1 + a(s)f(s) \quad (2.117)$$

ค่าปริมาณ  $20 \log_{10} |F(j\omega)|$  เรียกปริมาณย้อนกลับ และมีหน่วยเป็น เดซิเบล (dB)



ภาพที่ 2.28 ระบบที่มีการย้อนกลับแบบชั้นเดียว

การวิเคราะห์เสถียรภาพของวงจรมัน นั้น ถือได้ว่ามีความสำคัญเป็นอย่างยิ่ง เพราะทำให้ทราบถึงขอบเขตการทำงานของวงจรต่างๆ นอกจากจะทำการพิจารณาจากสมการคุณลักษณะ โดยทั่วไปแล้ว เสถียรภาพของวงจรจะขึ้นอยู่กับตำแหน่งรากของสมการคุณลักษณะ โดยในวิทยานิพนธ์ฉบับนี้ วิเคราะห์เสถียรภาพของวงจรด้วยเทคนิคไนควิสต์ไดอะแกรม (Nyquist Diagram) ซึ่งมีหลักการคือ จะนำรากสมการคุณลักษณะ หรืออาจกล่าวได้ว่านำสมการตัวส่วนของฟังก์ชันการถ่ายโอน มาหาเส้นทางเดินของไนควิสต์ในระนาบ  $s$ -Plane กรณีที่วงจรมีเสถียรภาพ จะต้องมีเส้นทางเดินของไนควิสต์ปิดล้อมจุดกำเนิด (Origin)

สำหรับการวิเคราะห์เสถียรภาพของวงจรรองความถี่ที่ใช้ URC และ DURC นั้น เพื่อความสะดวกในการวิเคราะห์ จึงได้ทำการเปลี่ยนแปลงให้มาอยู่ในระนาบ  $P$  ( $P$ -Plane) แทน สามารถเขียนฟังก์ชันการถ่ายโอนของระบบได้เป็น

$$T(P) = \frac{N(P)}{D(P)} \quad (2.118)$$

เมื่อ  $N(P)$  คือ โพลีโนเมียลของตัวเศษ  
 $D(P)$  คือ โพลีโนเมียลของตัวส่วน  
 สามารถเขียนสมการใหม่ได้เป็น

$$\text{Stability region} = \text{Re}\{D(P)\} + \text{Im}\{D(P)\} \quad (2.119)$$

เมื่อ Re คือ Real Part และ Im คือ Imaginary Part ของสมการตัวส่วน

## 2.6 ความไวของตัวอุปกรณ์ในวงจรรองความถี่

วงจรรองความถี่ที่มีคุณภาพจะต้องมีความไวของตัวอุปกรณ์ที่ต่ำ มีการเปลี่ยนแปลงทางขนาดน้อย ดังนั้นในการวิเคราะห์หาค่าความไวของอุปกรณ์ จึงเป็นสิ่งจำเป็นของการออกแบบวงจรรองความถี่ ถ้า  $T(s)$  คือฟังก์ชันการถ่ายโอนหลักของวงจร และ  $x$  คือตัวอุปกรณ์หรืออิลิเมนต์ต่างๆ ในวงจร เช่น  $R, C, K, \omega$  และอื่นๆ [34] สามารถหาค่าความไวของตัวอุปกรณ์  $x$  ได้ดังนี้

$$S_{x_i}^T = \frac{\Delta T / T}{\Delta X / X} = \frac{X}{T} \frac{\Delta T}{\Delta X} \quad (2.120)$$

ซึ่ง  $\Delta T = T(s, x + \Delta x) - T(s, x)$  และ  $S_{x_i}^T$  คือค่าความไวของการเปลี่ยนแปลงของ  $T$  สาเหตุจากมีการเปลี่ยนแปลงค่าของ  $x$  โดยปกติ ถ้าขยายค่า  $\Delta T$  แบบอนุกรมเทย์เลอร์ (Taylor Series) ด้วยค่า  $\Delta X$  ที่ต่ำจะได้สมการใหม่เป็น

$$\Delta T = \frac{\partial T}{\partial X} \Delta X = X \frac{\partial T}{\partial X} \frac{\Delta X}{X} \quad (2.121)$$

เมื่อทำการ Normalize สมการ (2.121) ด้วยการหาร  $T$  ทั้งสองข้าง จะได้

$$S_x^T = \frac{\partial T / T}{\partial X / X} = \frac{\partial(\ln T)}{\partial(\ln X)} \cong \frac{X}{T} \frac{\Delta T}{\Delta X} \quad (2.122)$$



ในทางปฏิบัติ สมการ (2.122) มีการนำมาใช้อย่างกว้างขวางในการหาค่าความไวของตัวอุปกรณ์ ของ วงจรกรองความถี่ชนิดต่างๆ ในบางกรณีก็สามารถเขียนฟังก์ชันการถ่ายโอนได้เป็น

$$T(s, x) = \frac{N(s, x)}{D(s, x)} \quad (2.123)$$

แทนสมการ (2.123) ลงในสมการ (2.122) จะได้

$$S_x^T = \frac{\partial T}{\partial x} \left( \frac{x}{T} \right) = \frac{DN' - ND'}{D^2} \left( x \frac{D}{N} \right) = x \left( \frac{N'}{N} - \frac{D'}{D} \right) \quad (2.124)$$

โดยที่  $N' = \frac{\partial N}{\partial x}$  และ  $D' = \frac{\partial D}{\partial x}$  นำมาเขียนสมการใหม่ได้เป็น

$$S_x^T = S_x^N - S_x^D \quad (2.125)$$

## 2.7 กรุปดีเลย์ของวงจรกรองความถี่

ผลตอบสนองของกรุปดีเลย์ ได้จากการพิจารณาสัญญาณแบบโดเมนเวลา (Time Domain) ซึ่งจะแสดงให้อยู่ในรูปของโดเมนความถี่ (Frequency Domain) เช่นเดียวกับผลการตอบสนองทางขนาดและเฟส [34] โดยสมมติสัญญาณอินพุต  $V_1$  ป้อนไปยังเน็ทเวอร์คที่มีค่ากรุปดีเลย์เท่ากับ  $D$  วินาที และสัญญาณทางด้านเอาต์พุต  $V_2$  จะมีค่าเป็น

$$V_2(t) = V_1(t - D) \quad (2.126)$$

เนื่องจากสัญญาณใดๆ มักมีองค์ประกอบของสัญญาณรูปไซน์อยู่เสมอ ดังนั้นสัญญาณอินพุตจะได้

$$V_1 = A \sin(\omega t + \phi) \quad (2.127)$$

เมื่อนำไปแทนในสมการ (2.126) จะได้สัญญาณเอาต์พุตคือ

$$V_2 = A \sin[\omega(t - D) + \phi] \quad (2.128)$$

หรือ

$$V_2 = A \sin[\omega t - \omega D + \phi] \quad (2.129)$$

จากสมการ (2.127) และ (2.129) จะเห็นได้ว่าสัญญาณอินพุตและเอาต์พุตมีเฟสต่างกันคือ

$$\theta = -\omega D \quad (2.130)$$

โดยฟังก์ชันของกรุปดีเลย์ จะได้จากหาอนุพันธ์ของสมการ (2.130) เทียบกับ  $\omega$  จะได้เป็น

$$D = -\frac{d\theta}{d\omega} \quad (2.131)$$

## 2.8 งานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์

วงจรถิตรีทีเอเป็นอุปกรณ์แอกทีฟโหมดกระแสที่มีคุณสมบัติโดดเด่น มีงานวิจัยจำนวนมากได้ออกแบบและสังเคราะห์วงจรรองผ่านทุกแถบความถี่โดยใช้วงจรถิตรีทีเอ [35]-[36] และในส่วนของอุปกรณ์พาสซีฟที่ใช้ในวงจรมีตัวยูนิฟอร์มคิสทริบิวต์อาร์ซี หรือ URC ได้มีงานวิจัยที่ออกแบบวงจรรองความถี่หลายหน้าที่ โดยใช้ยูนิฟอร์มคิสทริบิวต์อาร์ซีทำงานร่วมกับอุปกรณ์แอกทีฟแบบอื่นๆ [37] เนื่องจากวิทยานิพนธ์ฉบับนี้มีวัตถุประสงค์เพื่อออกแบบวงจรรองความถี่ผ่านทุกแถบความถี่โดยใช้วงจรถิตรีทีเอและตัวยูนิฟอร์มคิสทริบิวต์อาร์ซี ดังนั้นจึงจำเป็นที่จะต้องศึกษาข้อดีและข้อเสียของวงจรรองผ่านทุกแถบความถี่แบบต่างๆ เพื่อเป็นแนวทางในการศึกษาออกแบบและพัฒนา ดังรายละเอียดต่อไปนี้

### 2.8.1 วงจรรองผ่านทุกแถบความถี่ที่นำเสนอโดย Biolkova และคณะ


ในปี ค.ศ.2011 V.Biolkova และคณะ ได้นำเสนอวงจรรองผ่านทุกแถบความถี่โดยใช้ออปแอมป์และ CCCII เป็นอุปกรณ์แอกทีฟทำงานร่วมกับอุปกรณ์พาสซีฟที่เป็นตัวเก็บประจุ [35] วงจรถูกออกแบบโดยอาศัยหลักการต่อวงจรรองผ่านทุกแถบความถี่แบบคาสเคดกันและป้อนกลับเป็นรูป ดังแสดงในภาพที่ 2.29 ภาพในวงจรประกอบด้วยออปแอมป์และ CCCII อย่างละหนึ่งตัว และตัวเก็บประจุหนึ่งตัว จากวงจรสามารถวิเคราะห์หาสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น

$$T(s) = \frac{V_{out}}{V_{in}} = -\frac{V_{out}}{V_{in}} = \frac{1-sCR_x}{1-sCR_x} \quad (2.132)$$


โดยที่ ค่า  $R_x$  กำหนดได้จากการปรับค่ากระแสไบแอส  $I_B$  หรือ  $R_x = \frac{V_T}{2I_B}$

จากสมการที่ (2.132) จะเห็นได้ว่าวงจรรองผ่านทุกแถบความถี่สามารถปรับเงื่อนไขและค่าความถี่ได้อย่างอิสระโดยไม่ส่งผลกระทบต่อกัน นอกจากนี้ที่ขั้วเอาต์พุตของวงจรมีค่าอิมพีแดนซ์สูงทำให้สามารถต่อกับโหลดได้โดยตรง แต่วงจรยังมีข้อด้อยคือต้องมีวงจรมัฟเฟอ์ทางด้านอินพุตเพื่อทำให้วงจรมีค่าอิมพีแดนซ์ต่ำ ทำให้การนำไปใช้จริงวงจรมีขนาดใหญ่ มีความ

ซับซ้อนในการออกแบบ นอกจากนี้วงจรใช้กำลังไฟสูงเพื่อให้อุปกรณ์แอกทีฟที่เป็นออปแอมป์ทำงาน และเมื่อมีการปรับความถี่ที่สูงขึ้นจะทำให้วงจรไม่มีเสถียรภาพ ดังแสดงในภาพที่ 2.30



ภาพที่ 2.29 วงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Biolkova



ภาพที่ 2.30 ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ โดย Biolkova


### 2.8.2 วงจรกรองผ่านทุกแถบความถี่ที่นำเสนอโดย Tanjaroen

ในปี ค.ศ.2008 Tanjaroen และคณะ ได้นำเสนอวงจรกรองผ่านทุกแถบความถี่โดยใช้วงจรซีดีทีเอเป็นอุปกรณ์แอกทีฟทำงานร่วมกับอุปกรณ์พาสซีฟที่เป็นตัวเก็บประจุ [36] วงจรถูกออกแบบโดยอาศัยหลักการต่อวงจรกรองผ่านทุกแถบความถี่แบบคาสเคดกันและป้อนกลับระหว่างวงจรซีดีทีเอ ซึ่งโครงสร้างภายในของวงจรซีดีทีเอใช้ไบโพลาร์ทรานซิสเตอร์ ดังแสดงในภาพที่ 2.31 ภาพในวงจรประกอบด้วยวงจรซีดีทีเอสองตัว และตัวเก็บประจุหนึ่งตัว จากวงจรสามารถวิเคราะห์หาสมการฟังก์ชันการถ่ายโอนของวงจรได้เป็น


$$T(s) = \frac{I_{out}}{I_{in}} = \frac{\left(1 - s \frac{C_1}{gm_1}\right)}{\left(1 + s \frac{C_1}{gm_1}\right)} \quad (2.133)$$

ค่าโพลของความถี่ ( $\omega_0$ ) ผลตอบสนองทางเฟสสามารถหาได้จาก

$$\omega_0 = \frac{gm_1}{C_1} \quad \text{และ} \quad \phi = -2 \tan^{-1} \frac{\omega C_1}{gm_1} \quad (2.134)$$



ภาพที่ 2.31 วงจรกรองผ่านทุกแถบความถี่ที่นำเสนอโดย Tanjaeroen



ภาพที่ 2.32 ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอโดย Tanjaeroen

จากสมการที่ (2.133) และ สมการที่ (2.134) จะเห็นได้ว่าวงจรกรองผ่านทุกแถบความถี่สามารถปรับเงื่อนไขและค่าความถี่ได้อย่างอิสระด้วยวิธีการทางอิเล็กทรอนิกส์โดยไม่ส่งผลกระทบต่อคุณภาพของวงจร ที่ขั้วเอาต์พุตกระแสของวงจรมีค่าอิมพีแดนซ์สูงทำให้สามารถต่อกับโหลดได้โดยตรง ข้อดีของวงจรจากสมการจากสมการที่ (2.133) และ สมการที่ (2.134) จะเห็นได้ว่าวงจรชนิดที่เอื่อนำมาต่อแบบคาสเคดกัน วงจรชนิดที่เอตัวที่สองนั้นไม่มีผลต่อสมการฟังก์ชันการถ่ายโอนของ


วงจรถ่ายทอดได้ว่าเพิ่มขึ้นมาเพื่อให้เอาต์พุตอิมพีแดนซ์สูง ซึ่งเพิ่มความซับซ้อนให้กับวงจรถ่ายทอด นอกจากนี้ วงจรไม่ได้ใช้งานตัวซิดิทีเออย่างเต็มประสิทธิภาพ และเมื่อมีการปรับความถี่ที่สูงขึ้นจะทำให้วงจรถ่ายทอดไม่มีเสถียรภาพ ดังแสดงในภาพที่ 2.32

### 2.8.3 วงจรถ่ายทอดความถี่หลายหน้าที่นำเสนอโดย Klungtong


ในปี ค.ศ.2013 Klungtong และคณะ ได้นำเสนอวงจรถ่ายทอดความถี่หลายหน้าที่โดยใช่วงจรโอทีเอเป็นอุปกรณ์แอคทีฟทำงานร่วมกับอุปกรณ์พาสซีฟที่เป็นตัวยูนิฟอร์มดิสทริบิวต์อาร์ชี [37] ดังแสดงในภาพที่ 2.33 วงจรถูกออกแบบโดยอาศัยหลักการต่อวงจรถ่ายทอดความถี่หลายหน้าที่แบบคาสเคดกันและป้อนกลับระหว่างวงจรถ่ายทอดโอทีเอห้าตัว และตัวยูนิฟอร์มดิสทริบิวต์อาร์ชีสองตัว จากวงจรถ่ายทอดสามารถวิเคราะห์หาสมการฟังก์ชันการถ่ายโอนของวงจรถ่ายทอดได้เป็น

$$T(s) = \frac{V_{out}}{V_{in}} = \frac{\left( g_{m4} g_{m5} \frac{R_1}{P_1} \frac{R_2}{P_2} \tanh(P_1) \left\{ g_{m3} \frac{R_2}{P_2} \tanh(P_2) - 1 \right\} \right) + g_{m1}}{g_{m1} + g_{m1} + g_{m5} \frac{R_1}{P_1} \tanh(P_1) \left\{ g_{m2} + g_{m3} g_{m4} \frac{R_2}{P_2} \tanh(P_2) \right\}} \quad (2.135)$$

โดยที่  $P_1 = \sqrt{sR_1C_1}$  และ  $P_2 = \sqrt{sR_2C_2}$



ภาพที่ 2.33 วงจรถ่ายทอดความถี่หลายหน้าที่นำเสนอโดย Klungtong



ภาพที่ 2.34 ผลการจำลองการทำงานของวงจรกรองความถี่หลายหน้าที่นำเสนอโดย Klungtong

จากสมการที่ (2.135) จะเห็นได้ว่าวงจรกรองความถี่สามารถปรับเงื่อนไขและค่าความถี่ได้อย่างอิสระด้วยวิธีการทางอิเล็กทรอนิกส์โดยไม่ส่งผลกระทบต่อคุณภาพของวงจร วงจรมีเสถียรภาพเมื่อปรับความถี่สูงขึ้น ดังแสดงในภาพที่ 2.34 ที่เอาต์พุตของวงจรมีค่าอิมพีแดนซ์สูงทำให้สามารถต่อกับโหลดได้โดยตรง ส่วนข้อดีของวงจรจะเห็นได้ว่าวงจรโอทีเอที่นำมาต่อแบบคาสเคดกันมีจำนวนมาก วงจรไม่ได้ใช้งานตัวโอทีเออย่างเต็มประสิทธิภาพ ไม่สามารถรองรับย่านความถี่ที่สูงเพราะวงจรยังทำงานในโหมดของแรงดัน และใช้ปริมาณกำลังไฟฟ้าที่สูงเมื่อเทียบกับวงจรกรองผ่านทุกแถบความถี่ที่ออกแบบ

## 2.9 บทสรุป

ในบทนี้เป็นการศึกษาทฤษฎีที่เกี่ยวข้องรวมไปถึงงานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์ ที่มีทั้งข้อดีและข้อดีของวงจรที่ได้มีการนำเสนอมาแล้วในอดีต ดังนั้นแนวทางในการพัฒนางจรกรองผ่านทุกแถบความถี่ที่จะนำเสนอในวิทยานิพนธ์ฉบับนี้จะต้องหลีกเลี่ยงข้อดีเหล่านั้นเพื่อให้วงจรที่ออกแบบมีคุณสมบัติที่ดี วงจรที่ออกแบบสร้างจากการนำเอาวงจรซีดีทีเอมาทำงานร่วมกับตัวยูนิฟอรม์คิสทรีบิวต์อาร์ซี ซึ่งรายละเอียดของวงจรจะนำเสนอในบทต่อไป


### บทที่ 3

## การออกแบบวงจรกรองผ่านทุกแถบความถี่

การออกแบบวงจรกรองความถี่ผ่านทุกแถบความถี่ในวิทยานิพนธ์นี้ ออกแบบโดยใช้ ซีดีทีเอ (Current Differencing Transconductance Amplifier: CDTA) กับยูนิฟอร์มดิสทริบิวต์ อาร์ซีซี (Uniform Distributed RC: URC) คุณลักษณะเด่นของวงจรที่ออกแบบ คือ มีผลการตอบสนองทางขนาดต่อความถี่ที่ดี มีเสถียรภาพ มีกรุปดีเลย์คงที่ตลอดย่านความถี่ที่ต้องการใช้งาน และมีค่าความไวที่ต่ำ ในบทนี้จะกล่าวถึงรายละเอียดในการออกแบบวงจร ประกอบด้วย หลักการออกแบบวงจรกรองความถี่ผ่านทุกแถบความถี่ การวิเคราะห์หาค่าเสถียรภาพ การหากรุปดีเลย์และการวิเคราะห์หาค่าความไวของวงจร ซึ่งมีรายละเอียดดังต่อไปนี้

### 3.1 หลักการออกแบบวงจรกรองความถี่

การออกแบบวงจรกรองความถี่ผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอกับยูนิฟอร์มดิสทริบิวต์ อาร์ซีซี ซึ่งการออกแบบวงจรที่นำเสนอมีพื้นฐานอยู่บนโครงสร้างตัวแปรสแตต (State Variable Structure) ลักษณะการทำงานของวงจรจะขึ้นอยู่กับตัวแปรสถานะทางด้านอินพุต ที่ป้อนให้กับวงจรที่ประกอบขึ้นจากวงจรถูกอินทิเกรเตอร์ (Integrator Loop) ซึ่งมีบล็อกไดอะแกรมดังแสดงในภาพที่ 3.1



ภาพที่ 3.1 โครงสร้างตัวแปรสแตตของวงจรกรองความถี่ที่นำเสนอ


#### 3.1.1 ผลกระทบเนื่องจากการทำงานที่ไม่เป็นไปตามอุดมคติของวงจรซีดีทีเอ

การออกแบบวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอได้ลดข้อด้อยต่างๆ ของวงจรกรองผ่านทุกแถบความถี่ที่เคยนำเสนอมาแล้วในอดีต ซึ่งในหัวข้อนี้จะพิจารณาถึงผลกระทบต่อวงจรอันเกิดจากกรณีที่วงจรซีดีทีเอมีคุณสมบัติไม่เป็นไปตามอุดมคติ โดยทั่วไปแล้วการทำงานของวงจรซีดีทีเอ จะมีสวานของค่าความผิดพลาดในการส่งผ่านกระแส ( $\alpha$ ) และค่าความผิดพลาดในการ

ส่งผ่านความนำ ( $\beta$ ) รวมอยู่ด้วย [38] สมการวงจรชิตีทีเอที่ไม่เป็นไปตามอุดมคติแสดงดังสมการที่ (3.1)

$$\begin{bmatrix} V_p \\ V_n \\ I_z \\ I_x \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ \alpha_p & -\alpha_n & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 0 & 0 & \pm\beta g_m \end{bmatrix} \begin{bmatrix} I_p \\ I_n \\ V_x \\ V_z \end{bmatrix} \quad (3.1)$$

เมื่อ  $\alpha_p = 1 - \varepsilon_p$  โดยที่  $\varepsilon_p (|\varepsilon_p| \ll 1)$  คือค่าความผิดพลาดในการติดตามกระแส (Current Tracking error) จากขั้ว  $p$  ไปยังขั้ว  $z$   $\alpha_n = 1 - \varepsilon_n$  โดยที่  $\varepsilon_n (|\varepsilon_n| \ll 1)$  คือ ค่าผิดพลาดในการติดตามกระแส จากขั้ว  $n$  ไปยังขั้ว  $z$  และ  $\beta$  เป็นค่าผิดพลาดในการส่งผ่านความนำจากขั้ว  $z$  ไปยังขั้ว  $x$  ของวงจรชิตีทีเอ โดยทั่วไปค่าตัวแปร  $\alpha_p$ ,  $\alpha_n$  และ  $\beta$  จะมีค่าคลาดเคลื่อนไปจากหนึ่งเพียงเล็กน้อย จากภาพที่ 3.2 ตัวต้านทาน  $R_p$  และ  $R_n$  ซึ่งมีค่าความต้านทานต่ำ คือค่าความต้านทานแฝงที่ขั้ว  $p$  และ  $n$  ตามลำดับ ในขณะที่ขั้ว  $z$  และ  $x$  จะมีตัวเก็บประจุแฝง  $C_z$  และ  $C_x$  ซึ่งต่อขนานกับตัวต้านทานแฝง  $R_z$  และ  $R_x$  ซึ่งมีค่าความต้านทานสูงมาก




ภาพที่ 3.2 สัญลักษณ์ของวงจรชิตีทีเอ กรณีที่ทำงานไม่เป็นไปตามอุดมคติ

จากวงในภาพที่ 3.2 เส้นไขของวงจรวงจรชิตีทีเอ กรณีที่ทำงานไม่เป็นไปตามอุดมคติสามารถชดเชยได้ด้วยตัวยูนิฟอร์มดิสทริบิวต์อาร์ชี และสามารถชดเชยด้วยการปรับค่าความนำถ่ายโอนของวงจรชิตีทีเอตัวที่สอง ซึ่งค่าความต้านทานและค่าความจุแฝงที่เกิดขึ้นมีค่าน้อยมาก เมื่อเทียบกับตัวยูนิฟอร์มดิสทริบิวต์อาร์ชี ทำให้สามารถละเลยผลของค่าความจุแฝงเหล่านี้ได้ โดยไม่ส่งผลกระทบต่อวงจรโดยรวม



### 3.1.2 วงจรกรองความถี่ผ่านทุกแถบความถี่ที่นำเสนอ

วงจรที่นำเสนอมีส่วนประกอบหลักของวงจร คือ ซีดีทีเอ 2 ตัว และยูนิฟอร์มดิสทริบิวต์ อาร์ซี 1 ตัว ดังแสดงในภาพที่ 3.3 วงจรที่ออกแบบสามารถสังเคราะห์ผลการตอบสนองทางความถี่ผ่านทุกแถบความถี่ และสามารถปรับผลตอบสนองทางความถี่ของวงจรได้ด้วยวิธีการทางอิเล็กทรอนิกส์ จากการกำหนดกระแสไบแอสให้กับซีดีทีเอทั้ง 2 ตัว และพารามิเตอร์ของตัวเก็บประจุของตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี



ภาพที่ 3.3 วงจรกรองความถี่ผ่านทุกแถบความถี่ โดยใช้ CDTA-URC

วงจรซีดีทีเอที่ใช้ในวงจรเป็นอุปกรณ์แอคทีฟโฟลตโหนดกระแสแบบหกขั้ว ซึ่งอินพุตและเอาต์พุตของวงจรจะประมวลผลสัญญาณในภาพแบบกระแส โดยที่สมการความสัมพันธ์ระหว่างแรงดันและกระแสที่ขั้วต่างๆของวงจรซีดีทีเอ ดังที่ได้กล่าวไปแล้วในบทที่ 2 สมการที่ (2.23) สามารถแสดงได้ด้วยสมการเชิงเมตริกซ์ดังนี้

$$\begin{bmatrix} V_p \\ V_n \\ I_z \\ I_x \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 0 & 0 & \pm g_m \end{bmatrix} \begin{bmatrix} I_p \\ I_n \\ V_x \\ V_z \end{bmatrix} \quad (3.2)$$

เมื่อ  $I_p, I_n, I_z, I_x$  คือกระแสของแต่ละขั้วของวงจรซีดีทีเอ

$V_p, V_n, V_z, V_x$  คือแรงดันของแต่ละขั้วของวงจรซีดีทีเอ

$g_m$  คือ ทรานส์คอนดักแตนซ์ของวงจรซีดีทีเอ มีค่าโดยประมาณเท่ากับ  $I_o / 2V_T$

เครื่องหมาย  $\pm$  แสดงถึงทิศทางการไหลของกระแสที่ขั้ว  $x$  ในกรณีไหลออกจะมีเครื่องหมายเป็นบวก และถ้าไหลเข้าจะมีเครื่องหมายเป็นลบ

สมการแอดมิตแตนซ์ ของวงจร โครงข่ายแบบยูนิฟอร์มดิสทริบิวต์อาร์ซี แบบหนึ่ง  
ชั้น ที่แสดงในบทที่ 2 สมการที่ (2.91) สามารถเขียนได้เป็น

$$\begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} = X \begin{bmatrix} Y & -1 & -(Y-1) \\ -1 & Y & -(Y-1) \\ -(Y-1) & -(Y-1) & 2(Y-1) \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (3.3)$$

เมื่อกำหนดให้  $X = \frac{P}{R \sinh P}$ ,  $Y = \cosh P$  และ  $P = \sqrt{sRC}$

โดยที่  $R$  และ  $C$  คือ ค่าความต้านทานรวม และค่าความจุรวมของยูนิฟอร์มดิสทริบิวต์ อาร์ซี  
 $s$  คือ ความถี่เชิงซ้อน (Complex Frequency)

จากภาพที่ 3.3 สมการที่ (3.2) และสมการที่ (3.3) กฎการแบ่งแรงดันของเคอร์  
ชอฟฟ์ (Kirchhoff's) เพื่อวิเคราะห์หาสมการฟังก์ชันการถ่ายโอนของวงจรจะได้เป็น

$$T(s) = \frac{I_{out}}{I_{in}} = \frac{((g_{m2} + 1) \cosh P - 1) g_{m1} P}{\alpha(P - R \sinh P) + g_{m1} \delta - 2\sigma g_{m2} \sinh P - P\sigma^2} \quad (3.4)$$

เมื่อ  $\sigma = \cosh P - 1$ ,  $\alpha = \frac{P^2 \cosh P}{R^2 \sinh^2 P}$  และ  $\delta = g_{m2} R \sinh P + P\sigma$

$$X = \frac{P}{R \sinh P}, Y = \cosh P \text{ และ } P = \sqrt{sRC}$$

จากสมการ (3.4) สามารถหาค่าผลตอบสนองทางความถี่ (Frequency Response:  $\omega_0$ )  
และตัวประกอบคุณภาพ (Quality Factor:  $Q$ ) ของวงจรได้เป็น

$$\omega_0 = \sqrt{\frac{g_{m1} g_{m2}}{RC}} \quad (3.5)$$

และ  $Q_0 = \sqrt{\frac{g_{m1}}{g_{m2}}} \quad (3.6)$

พิจารณาสมการที่ (3.5) และสมการที่ (3.6) จะพบว่าสามารถปรับค่า  $Q$  ได้ออกจากค่า  $\omega_0$  ในรูปแบบของอัตราส่วน  $g_{m1}/g_{m2}$  รวมไปถึงการปรับค่า  $\omega_0$  ในรูปแบบของอัตราส่วน  $g_m/RC$  ประกอบกับการเลือกค่าอุปกรณ์แต่ละตัวไปพร้อมกัน และเมื่อแทนค่า  $g_{m1} = \frac{I_{B1}}{2V_T}$  และ  $g_{m2} = \frac{I_{B2}}{2V_T}$  โดยที่  $V_T$  เป็นค่าคงที่ที่ศักดาความร้อน ซึ่งมีค่าประมาณ 26 mV จะได้

$$\omega_0 = \sqrt{\frac{g_{m1}g_{m2}}{RC}} = \frac{1}{2V_T} \sqrt{\frac{I_{B1}I_{B2}}{RC}} \quad (3.7)$$

และ

$$Q_0 = \sqrt{\frac{g_{m1}}{g_{m2}}} = \frac{1}{2V_T} \sqrt{\frac{I_{B1}}{I_{B2}}} \quad (3.8)$$

พิจารณาสมการ (3.7) และสมการ (3.8) จะพบว่าสามารถปรับค่าตัวประกอบคุณภาพและผลตอบสนองทางความถี่ได้จากกระแสไบแอส  $I_{B1}$  และ  $I_{B2}$  หรือจากค่าพารามิเตอร์ของโครงสร้างเสมือนของ URC คือ  $C$  และ  $R$

### 3.2 การวิเคราะห์เสถียรภาพของวงจร

การวิเคราะห์เสถียรภาพ (Stabilities) ของวงจรรองความถี่ ถือได้ว่าเป็นสิ่งสำคัญเพื่อให้ทราบถึงขอบเขตการทำงานของวงจรต่างๆ นอกจากพิจารณาจากสมการโดยทั่วไปแล้ว เสถียรภาพของวงจรจะขึ้นอยู่กับตำแหน่งรากของสมการคุณลักษณะ ในวิทยานิพนธ์ฉบับนี้ การวิเคราะห์เสถียรภาพของวงจรจะใช้เทคนิคในควิสต์โคอะแกรม (Nyquist Diagram) ซึ่งมีหลักการคือ จะนำรากของสมการคุณลักษณะ หรืออาจกล่าวได้ว่านำสมการตัวส่วนของสมการฟังก์ชันการถ่ายโอนของวงจร มาหาเส้นทางการเดินของในควิสต์ในระนาบ  $s$  ( $s$ -Plane) กรณีวงจรที่พิจารณามีเสถียรภาพ จะต้องไม่เส้นทางการเดินของในควิสต์ปิดล้อมจุดกำเนิด (Origin)

สำหรับการวิเคราะห์หาค่าเสถียรภาพของวงจรรองความถี่ผ่านทุกแถบความถี่ที่ออกแบบจะใช้คุณสมบัติของวงจรรองความถี่แบบแอกทีฟโดยใช้วงจรซีดีทีที่เอต่อร่วมกับตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี เพื่อความสะดวกในการวิเคราะห์หาค่าเสถียรภาพของวงจร จึงได้เปลี่ยนสมการให้มาอยู่ในรูปของระนาบ  $P$  ( $P$ -Plane) ดังนั้นสามารถเขียนสมการฟังก์ชันการถ่ายโอนของระบบได้เป็น

$$T(P) = \frac{N_0 + N_1P + N_2P^2 + \dots + N_mP^m}{D_0 + D_1P + D_2P^2 + \dots + D^nP^n} \quad (3.9)$$

เมื่อ  $N(P)$  คือ โพลีโนเมียลของตัวเศษ  
 $D(P)$  คือ โพลีโนเมียลของตัวส่วน


จากสมการฟังก์ชันการถ่ายโอนของวงจรกรองผ่านทุกแถบความถี่ ที่แสดงในสมการที่ (3.4) จะนำมาหาค่าเสถียรภาพของวงจร ได้ตั้งสมการที่ (3.9) โดยที่ตัวแปร  $N(P)$  และตัวแปร  $D(P)$  อยู่ในรูปของระนาบ  $P$  ( $P$ -Plane)

$$\text{Stability region} = \text{Re}\{D(P)\} + \text{Im}\{D(P)\} \quad (3.10)$$

ในการวิเคราะห์หาเสถียรภาพของวงจรกรองความถี่ในวิทยานิพนธ์นี้ คือการวิเคราะห์หาค่าเสถียรภาพของวงจรกรองความถี่หลายหน้าที่โหมดกระแส โดยใช้อุปกรณ์หลักคือ ตัวซีดีทีที่เอต่อร่วมกับตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี ดังนั้นจะได้  $D(P)$  สมการฟังก์ชันการถ่ายโอนของวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ คือ

$$D(P) = \alpha(P - R \sinh P) + gm_1 \delta - 2\sigma gm_2 \sinh P - P\sigma^2 \quad (3.11)$$

โดย  $gm_1 = gm_2 = \frac{g_m}{1 + j\frac{\omega}{\omega_1}} = \frac{g_m \omega_1}{\omega_1 + j\omega}$ ,  $P = \sqrt{sRC} \Big|_{RC=1} = \sqrt{j\omega} = \sqrt{\frac{\omega}{2}} + j\sqrt{\frac{\omega}{2}}$



ภาพที่ 3.4 ตัวอย่างเสถียรภาพของวงจรกรองความถี่

นำค่าพารามิเตอร์ต่างๆเหล่านี้แทนในสมการ (3.10) แล้วประมวลผลด้วยโปรแกรม MATLAB เพื่อวิเคราะห์หาเสถียรภาพของวงจร โดยที่วงจรที่มีเสถียรภาพดังที่ได้กล่าวไปแล้วว่าจะมีลักษณะปิดล้อมจุดกำเนิด ดังแสดงในภาพที่ 3.4 [34] ซึ่งผลการจำลองเสถียรภาพของวงจรได้นำเสนอในบทที่ 4

### 3.3 การวิเคราะห์ค่ากรุปดีเลย์

ในการวิเคราะห์กรุปดีเลย์ (Group Delay) ของวงจรเป็นการวิเคราะห์เพื่อดูความล่าช้าของวงจร ซึ่งมีผลทำให้วงจรทำงานได้มีประสิทธิภาพเพียงใด โดยสามารถหากรุปดีเลย์ของวงจรได้จากการหาอนุพันธ์มุมเฟสของฟังก์ชันการถ่ายโอนของวงจรเทียบกับความถี่  $\omega$  ดังสมการต่อไปนี้

$$\tau_g = \frac{d\phi}{d\omega} \quad (3.12)$$

- เมื่อ  $\tau_g$  คือ ค่ากรุปดีเลย์ของวงจรมีหน่วยเป็นวินาที  
 $\phi$  คือ มุมเฟสของฟังก์ชันการถ่ายโอนของวงจร  
 $\omega$  คือ ความถี่เชิงมุม

จากสมการ (3.5) และสมการ (3.6) สามารถวิเคราะห์หาค่ากรุปดีเลย์ของวงจรกรองผ่านทุกแถบความถี่ที่สร้างจากซีดีทีเอและตัวยูนีฟอร์มคิสทริบิวต์อาร์ซีได้ ปกติโดยทั่วไปแล้วใน โดยใน วิทยานิพนธ์ฉบับนี้ได้ใช้การเลียนแบบการจำลองการทำงานและวิเคราะห์หาค่ากรุปดีเลย์ของวงจรด้วยโปรแกรม PSpice ซึ่งผลการจำลองการทำงานของวงจรเพื่อหาค่ากรุปดีเลย์จะแสดงไว้ในบทที่ 4

### 3.4 การวิเคราะห์ค่าความไว

สิ่งหนึ่งที่จะต้องพิจารณาถึงในการออกแบบวงจรกรองความถี่ คือ ค่าความไว (Sensitivity) ของอุปกรณ์ที่มีผลต่อค่าฟังก์ชันการถ่ายโอนหรือค่าจำเพาะอื่นๆของวงจร เนื่องจากการใช้งานจริงนั้น ค่าของอุปกรณ์ต่างๆ อาจจะมีค่าไม่ตรงกับค่าจริงที่ควรเป็นตามอุดมคติ ซึ่งอาจจะมีสาเหตุต่าง ๆ กัน อาทิเช่น การที่คุณลักษณะเฉพาะของอุปกรณ์เกิดการเปลี่ยนแปลงไปตามสภาพแวดล้อมในขณะที่ใช้งาน เช่น อุณหภูมิ ความชื้น เป็นต้น หรือเกิดจากการเปลี่ยนแปลงทางเคมีอันเนื่องมาจากอายุการใช้งานของอุปกรณ์ ค่าความไวนี้เป็นอัตราส่วนระหว่างค่าการเปลี่ยนแปลงต่อหน่วยของค่าพารามิเตอร์ของอุปกรณ์ในวงจร ซึ่งสามารถหาค่าได้ตามสมการดังต่อไปนี้

$$S_{X_i}^{T(s)} = \frac{X_i}{T(s)} \cdot \frac{\partial T(s)}{\partial X_i} \quad (3.13)$$

เมื่อ  $X_i$  แทนด้วยค่าอิมเพนซ์แต่ละตัวในวงจร

ถ้าแทน  $S$  ด้วย  $j\omega$  พิกซ์ชันการถ่ายโอนจะได้เป็น

$$T(j\omega) = |T(j\omega)| e^{-j\theta\omega} \quad (3.14)$$

แทนค่าสมการ (3.14) ลงในสมการ (3.13) จะได้

$$S_{X_i}^{T(j\omega)} = \frac{X_i}{|T(j\omega)| e^{-j\theta\omega}} \frac{\partial}{\partial X_i} |T(j\omega)| e^{-j\theta\omega} \quad (3.15)$$

จากสมการ (3.15) เขียนให้อยู่ในรูปจำนวนเชิงซ้อนได้เป็น

$$S_{X_i}^{T(j\omega)} = \frac{X_i}{|T(j\omega)|} \frac{\partial}{\partial X_i} |T(j\omega)| + jX_i \frac{\partial}{\partial X_i} (\theta\omega) \quad (3.16)$$

และจากสมการ (3.16) จะได้ว่า

$$S_{X_i}^{T(j\omega)} = \text{Re } S_{X_i}^{T(j\omega)} \quad (3.17)$$

$$S_{X_i}^{T(j\omega)} = \left[ \frac{1}{\theta\omega} \right] \text{Im } S_{X_i}^{T(j\omega)} \quad (3.18)$$

โดยที่สมการ (3.18) เป็นสมการในการหาค่าความไวของ  $|T(j\omega)|$  ซึ่งสามารถเขียนใหม่ได้คือ

$$S_{X_i}^{T(j\omega)} = \text{Re} \left[ \frac{X_i}{T(s)} \frac{\partial}{\partial X_i} T(s) \right] \quad (3.19)$$

$$S_{X_i}^{T(j\omega)} = \text{Re} \left[ X_i \left( \frac{N'(s)}{N(s)} - \frac{D'(s)}{D(s)} \right) \right] \quad (3.20)$$

เมื่อ  $N(s)$  คือ โพลีโนเมียลเศษของ  $T(s)$   
 $D(s)$  คือ โพลีโนเมียลส่วนของ  $T(s)$

$$\text{และ} \quad N'(s) = \frac{d}{dX_i} N(s), \quad D'(s) = \frac{d}{dX_i} D(s) \quad (3.21)$$

การวิเคราะห์หาค่าความไวของอุปกรณ์สำหรับวงจรกรองความถี่ ที่ได้นำเสนอในวิทยานิพนธ์ฉบับนี้ คือ การวิเคราะห์หาค่าความไวของวงจรกรองผ่านทุกแถบความถี่โหมดกระแส โดยใช้ซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี ค่าความไวจะเป็นตัวบอกสถานการณ์ทำงานของวงจร มีรายละเอียดดังนี้

### 3.4.1 การวิเคราะห์ค่าความไวเทียบกับตัวแปรพาสซีฟและแอกทีฟ

การวิเคราะห์ค่าความไวของวงจรกรองผ่านทุกแถบความถี่โหมดกระแสโดยใช้ซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี จากสมการ (3.3) จะเห็นว่าตัวแปรพาสซีฟในวงจร คือ ตัวเก็บประจุ  $C$ , และตัวความต้านทาน  $R$  ดังนั้นจากสมการ (3.13) วิเคราะห์ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $C$  จะได้เป็น

$$S_C^\omega = \left( \frac{C}{\omega} \right) \frac{\partial \omega}{\partial C} \quad (3.22)$$

แทนค่าสมการ (3.7) ลงในสมการ (3.22) จะได้ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $C$  คือ

$$S_C^\omega = \left( \frac{C}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial C} = \frac{1}{2} \quad (3.23)$$

วิเคราะห์ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $R$  จะได้เป็น

$$S_R^\omega = \left( \frac{R}{\omega} \right) \frac{\partial \omega}{\partial R} \quad (3.24)$$

แทนค่าสมการ (3.7) ลงในสมการ (3.24) จะได้ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $R$  คือ

$$S_R^\omega = \left( \frac{R}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial R_x} = -\frac{1}{2} \quad (3.25)$$

วิเคราะห์ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $g_{m1}$  จะได้เป็น

$$S_{g_{m1}}^\omega = \left( \frac{g_{m1}}{\omega} \right) \frac{\partial \omega}{g_{m1}} \quad (3.26)$$

แทนค่าสมการ (3.7) ลงในสมการ (3.26) จะได้ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $g_{m1}$  คือ

$$S_{g_{m1}}^\omega = \left( \frac{g_{m1}}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial g_{m1}} = -\frac{1}{2} \quad (3.27)$$

วิเคราะห์ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $g_{m2}$  จะได้เป็น

$$S_{g_{m2}}^\omega = \left( \frac{g_{m2}}{\omega} \right) \frac{\partial \omega}{g_{m2}} \quad (3.28)$$

แทนค่าสมการ (3.7) ลงในสมการ (3.28) จะได้ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $g_{m2}$  คือ

$$S_{g_{m2}}^\omega = \left( \frac{g_{m2}}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial g_{m2}} = \frac{1}{2} \quad (3.29)$$

จากสมการ (3.8) สมการ (3.13) วิเคราะห์ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $C$  จะได้เป็น



$$S_c^Q = \left( \frac{C}{Q} \right) \frac{\partial Q}{\partial C} \quad (3.30)$$

แทนค่าสมการ (3.8) ลงในสมการ (3.30) จะได้ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $C$  คือ

$$S_c^Q = \left( \frac{C}{\sqrt{\frac{g_{m1}RC}{g_{m2}RC}}} \right) \frac{\partial \sqrt{\frac{g_{m1}RC}{g_{m2}RC}}}{\partial C} = -\frac{1}{2} \quad (3.31)$$

วิเคราะห์ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $C$  จะได้เป็น

$$S_c^Q = \left( \frac{C}{Q} \right) \frac{\partial Q}{\partial C} \quad (3.32)$$

วิเคราะห์ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $R$  จะได้เป็น

$$S_R^Q = \left( \frac{R}{Q} \right) \frac{\partial Q}{\partial R} \quad (3.33)$$

แทนค่าสมการ (3.8) ลงในสมการ (3.33) จะได้ค่าความไวของผลตอบสนองทางความถี่เทียบกับ  $R$  คือ

$$S_R^Q = \left( \frac{R}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial R} = -\frac{1}{2} \quad (3.34)$$

วิเคราะห์ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $g_{m1}$  จะได้เป็น

$$S_{g_{m1}}^Q = \left( \frac{g_{m1}}{Q} \right) \frac{\partial Q}{\partial g_{m1}} \quad (3.35)$$

แทนค่าสมการ (3.8) ลงในสมการ (3.35) จะได้ค่าความไวของผลตอบแทนทางความถี่เทียบกับ  $g_{m1}$  คือ

$$S_{g_{m1}}^Q = \left( \frac{g_{m1}}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial g_{m1}} = \frac{1}{2} \quad (3.36)$$

วิเคราะห์ค่าความไวของค่าตัวประกอบคุณภาพ  $Q$  เทียบกับ  $g_{m2}$  จะได้เป็น

$$S_{g_{m2}}^Q = \left( \frac{g_{m2}}{Q} \right) \frac{\partial Q}{\partial g_{m2}} \quad (3.37)$$

แทนค่าสมการ (3.8) ลงในสมการ (3.37) จะได้ค่าความไวของผลตอบแทนทางความถี่เทียบกับ  $g_{m2}$  คือ

$$S_{g_{m2}}^Q = \left( \frac{g_{m2}}{\sqrt{\frac{g_{m1}g_{m2}}{CR}}} \right) \frac{\partial \sqrt{\frac{g_{m1}g_{m2}}{CR}}}{\partial g_{m2}} = -\frac{1}{2} \quad (3.38)$$


จากสมการ (3.23) ถึงสมการ (3.38) จะได้ค่าความไวต่อการเปลี่ยนแปลงของอุปกรณ์พาสซีฟและแอกทีฟมีค่าเท่ากับ

$$S_C^\omega = S_{g_{m2}}^\omega = \frac{1}{2} \quad (3.39)$$


$$S_R^\omega = S_{g_{m1}}^\omega = -\frac{1}{2} \quad (3.40)$$

$$S_C^Q = S_R^Q = S_{g_{m2}}^Q = -\frac{1}{2} \quad (3.41)$$

และ 
$$S_{g_{m1}}^Q = \frac{1}{2} \quad (3.42)$$



ภาพที่ 3.5 ค่าความไวของวงจร  $S_C^\omega, S_R^\omega, S_{gm_2}^{O_P}$



ภาพที่ 3.6 ค่าความไวของวงจร  $S_{gm_1}^\omega, S_{gm_2}^\omega, S_{gm_1}^{O_P}$

จากสมการ (3.22) ถึงสมการ (3.38) เมื่อนำไปไปจำลองผลจะได้ดังภาพที่ 3.5 และ 3.6 ซึ่ง จะเห็นว่าค่าความไวของวงจรรองความถี่ผ่านทุกแถบความถี่โดยใช้ซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์ อาร์ซีที่นำเสนอ มีค่าต่ำหรือมีขนาดต่ำกว่าหนึ่งหน่วย และบ่งบอกได้ว่าวงจรรองความถี่ที่ออกแบบมี ประสิทธิภาพ

## บทที่ 4


### ผลการเลียนแบบการทำงานของวงจร

ในบทนี้นำเสนอการจำลองผลการทำงานของวงจรกรองผ่านทุกแถบความถี่ที่สร้างจาก วงจรซีดีทีเอ (Current Differencing Transconductance Amplifier: CDTA) และยูนิฟอร์มดิสทริบิวต์ อาร์ซี (Uniform Distributed RC: URC) ด้วยโปรแกรม PSpice ซึ่งมีรายละเอียดดังนี้

#### 4.1 วงจรเสมือนของซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี

##### 4.1.1 วงจรซีดีทีเอ

การต่อโครงสร้างภายในของวงจรซีดีทีเอเพื่อให้วงจรมีคุณสมบัติการทำงานเทียบเท่า การทำงานของวงจรซีดีทีเอใช้วงจรภายในประกอบด้วย วงจรซีเอฟเอ (Current Feedback Amplifier: CFA) 2 ตัว โดยใช้ไอซีเบอร์ AD844 และวงจรโอทีเอ (Operation Transconductance Amplifier: OTA) 2 ตัว โดยใช้ไอซีเบอร์ LT1228 [38]




ภาพที่ 4.1 โครงสร้างภายในของวงจรซีดีทีเอ


##### 4.1.2 วงจรเสมือนของยูนิฟอร์มดิสทริบิวต์ อาร์ซี

การจำลองผลการทำงานของวงจรด้วยโปรแกรม PSpice นั้น สำหรับตัวอุปกรณ์ URC จะใช้การต่อตัวความต้านทาน และตัวเก็บประจุ แบบลัมด้อลิเมนต์ จำนวน 10 เซกชั่น [28] เพื่อให้โครงสร้างเสมือนของวงจรมีลักษณะการทำงานเทียบเท่ากับตัว URC แบ่งออกเป็น การต่อลัมด้อลิเมนต์ อาร์ซี แบบ T-Type ดังแสดงในภาพที่ 4.3 และการต่อลัมด้อลิเมนต์ อาร์ซี แบบ  $\pi$ -Type ดังแสดงในภาพที่ 4.4 ในการเลียนแบบการจำลองการทำงานของวงจรกรองผ่านทุกแถบ

ความถี่เลือกใช้การต่อใช้งานแบบ  $\pi$ -Type เนื่องจากเป็น โครงสร้างของวงจรที่สามารถนำมาชดเชย เพื่อให้อินพุตอิมพีแดนซ์ของวงจรต่ำ และเอาต์พุตอิมพีแดนซ์ของวงจรสูง




ภาพที่ 4.2 การต่อ URC แบบ T-Type



ภาพที่ 4.3 การต่อ URC แบบ  $\pi$ -Type

#### 4.2 การต่อวงจรกรองความถี่ผ่านทุกแถบความถี่ที่นำเสนอ

การออกแบบวงจรกรองความถี่ผ่านทุกแถบความถี่ (All pass filter) โดยใช้ซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์อาร์ชี ที่นำเสนอนี้เป็นการออกแบบวงจรง่ายๆ แตกต่างจากวงจรกรองผ่านทุกแถบความถี่แบบอื่นๆ โดยวงจรประกอบด้วยตัวยูนิฟอร์มดิสทริบิวต์อาร์ชีหนึ่งตัว และวงจรซีดีทีเอสองตัวต่อแบบคาสเคดกัน ดังแสดงในภาพที่ 4.4 โดยตัวยูนิฟอร์มดิสทริบิวต์อาร์ชี จะมาทำหน้าที่ชดเชยค่าอินพุตอิมพีแดนซ์ และชดเชยค่าเอาต์พุตอิมพีแดนซ์ แฝงภายในอุปกรณ์แอคทีฟ




ภาพที่ 4.4 วงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC ที่นำเสนอ

### 4.3 ผลการจำลองการทำงานของวงจร


#### 4.3.1 ผลจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอและยูนิฟอรั่มดิสทริบิวต์ อาร์ซี

จากภาพที่ 4.4 แสดงวงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากซีดีทีเอและยูนิฟอรั่มดิสทริบิวต์ อาร์ซี โครงสร้างของวงจรไม่ซับซ้อน ประกอบด้วย ซีดีทีเอ 2 ตัว และยูนิฟอรั่มดิสทริบิวต์ อาร์ซี 1 ตัว วงจรที่นำเสนอสามารถปรับเปลี่ยนรูปแบบผลการตอบสนองทางความถี่ ด้วยวิธีการปรับค่ากระแสไบแอส เพื่อเป็นการยืนยันว่าวงจรดังกล่าวสามารถทำงานได้ตามคุณสมบัติ ดังนั้นจึงได้นำวงจรที่แสดงในภาพที่ 4.4 มาเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice โดยกำหนดให้  $CF_1$  และ  $CF_2$  ของ CDTA ทั้งสองตัวมีค่า  $V_{CC} = \pm 2V$ ,  $OTA_1$  และ  $OTA_2$  ของ CDTA ทั้งสองตัวมีค่า  $V_{CC} = \pm 2V$ ,  $I_{B1} = 0.5mA$  และ  $I_{B2} = 1mA$  ( $I_{B2} = 2I_{B1}$ ) และค่าพารามิเตอร์ของยูนิฟอรั่มดิสทริบิวต์ อาร์ซี กำหนดให้  $R = 1M\Omega$  และ  $C = 80nF$  การปรับเปลี่ยนความถี่ของวงจร สามารถทำได้ด้วยการปรับกระแสไบแอสที่ซีดีทีเอทั้งสองตัว รายละเอียดการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ไอทีเอและยูนิฟอรั่มดิสทริบิวต์ อาร์ซี แสดงดังต่อไปนี้


ก. ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC จากวงจรในภาพที่ 4.4 ผลการตอบสนองทางขนาดแสดงในภาพที่ 4.5 และผลการตอบสนองทางเฟสแสดงในภาพที่ 4.6 และเปรียบเทียบผลตอบสนองทางขนาดและเฟสของวงจรกรองผ่านทุกแถบความถี่แสดงในภาพที่ 4.7



ภาพที่ 4.5 ผลตอบสนองทางขนาดของวงจรกรองผ่านทุกแถบความถี่



ภาพที่ 4.6 ผลตอบสนองทางเฟสของวงจรกรองผ่านทุกแถบความถี่




ภาพที่ 4.7 เปรียบเทียบผลตอบสนองทางขนาดและเฟสของวงจรกรองผ่านทุกแถบความถี่


จากภาพที่ 4.5 ถึงภาพที่ 4.7 จะเห็นได้ว่าผลการตอบสนองทางขนาดและเฟสของวงจรสามารถรองรับย่านความถี่ที่สูง เมื่อเทียบกับงานวิจัยอื่นๆ ซึ่งเมื่อความถี่ที่สูงขึ้น ผลตอบสนองทางขนาดจะมีความผิดเพี้ยน

ข. ผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC เมื่อปรับค่ากระแสไบแอส ผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรเมื่อปรับค่ากระแสไบแอส  $I_{B1}=0.125\text{mA}$   $I_{B2}=0.25\text{mA}$  แสดงในภาพที่ 4.8,  $I_{B1}=0.25\text{mA}$   $I_{B2}=0.5\text{mA}$  แสดงในภาพที่ 4.9 และ  $I_{B1}=0.5\text{mA}$   $I_{B2}=1\text{mA}$  แสดงในภาพที่ 4.10 และภาพที่ 4.11 แสดงการ

เปรียบเทียบผลการตอบสนองทางขนาด และผลการตอบสนองทางเฟสของวงจรเมื่อปรับค่ากระแสไบแอสเป็นค่าต่างๆ




ภาพที่ 4.8 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส  $IB_1=0.125\text{mA}$   $IB_2=0.25\text{mA}$




ภาพที่ 4.9 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส  $IB_1=0.25\text{mA}$   $IB_2=0.5\text{mA}$






ภาพที่ 4.10 ผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส  $IB_1=0.5mA$   $IB_2=1mA$




ภาพที่ 4.11 เปรียบเทียบผลตอบสนองทางขนาดและเฟสเมื่อปรับค่ากระแสไบแอส

จากภาพที่ 4.11 เป็นการแสดงถึงผลการจำลองการทำงานของวงจรกรองผ่านทุกแถบความถี่เมื่อทำการเปลี่ยนค่ากระแสไบแอสที่ป้อนให้กับวงจรซีดีทีเอ จะเห็นได้ว่าไม่มีผลต่อคุณภาพการทำงานของวงจร นอกจากนี้วงจรยังมีเสถียรภาพเมื่อมีความถี่ที่สูงขึ้น โดยไม่มีการผิดเพี้ยนของผลตอบสนองทางขนาดของวงจร


ค. ผลการจำลองการทำงานของวงจรเมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ในวงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC จะเห็นว่าจะมีผลต่อการตอบสนองความถี่ของวงจรดังแสดงในภาพที่ 4.12 ถึงภาพที่ 4.17 และเปรียบเทียบผลการปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC ดังแสดงในภาพที่ 4.18




ภาพที่ 4.12 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=30nF)




ภาพที่ 4.13 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=40nF)




ภาพที่ 4.14 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=50nF)




ภาพที่ 4.15 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=60nF)



ภาพที่ 4.16 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=70nF)



ภาพที่ 4.17 ผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC (C=80nF)



ภาพที่ 4.18 เปรียบผลตอบสนองความถี่เมื่อปรับค่าพารามิเตอร์ตัวเก็บประจุของ URC

จากภาพที่ 4.18 เมื่อทำการปรับเปลี่ยนค่าพารามิเตอร์ตัวเก็บประจุของตัวยูนิฟอร์มคิสทริบิวต์ อาร์ซี คุณลักษณะของวงจรยังสามารถสังเคราะห์ในรูปแบบกรงผ่านทุกแถบความถี่ โดยไม่ส่งผลกับคุณภาพของวงจรทางด้านเอาต์พุต และวงจรสามารถตอบสนองความถี่ที่มากขึ้นเมื่อเพิ่มค่าตัวเก็บประจุ

ตารางที่ 4.1 การปรับค่ากระแสไบอัสของซีดีทีอี

กระแส $I_{B1}$	กระแส $I_{B2}$	$R$	$C$	Frequency
100 $\mu\text{A}$	200 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	50 KHz
200 $\mu\text{A}$	400 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	95 KHz
300 $\mu\text{A}$	600 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	150 KHz
400 $\mu\text{A}$	800 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	195.6 KHz
600 $\mu\text{A}$	1200 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	290.5 KHz
800 $\mu\text{A}$	1600 $\mu\text{A}$	1 $\text{M}\Omega$	80 nF	390.4 KHz
1 mA	2 mA	1 $\text{M}\Omega$	80 nF	495.3 KHz

จากผลการจำลองการทำงานของวงจรกรงผ่านทุกแถบความถี่ โดยใช้วงจรซีดีทีอี และตัวยูนิฟอร์มคิสทริบิวต์อาร์ซี สามารถสรุปได้ว่าการปรับเปลี่ยนค่าความถี่ในการตอบสนองของวงจรสามารถทำได้โดยเปลี่ยนค่ากระแสไบอัสของตัวซีดีทีอี นอกจากนี้ค่าผลตอบสนองทางความถี่ของ


วงจรยังสามารถปรับได้ด้วยค่าพารามิเตอร์ของตัวเก็บประจุ ที่เป็น โครงสร้างเสมือนของตัวยูนิฟอร์ม ดิสทริบิวต์ อาร์ชี แสดงในตารางที่ 4.1 และตารางที่ 4.2 ตามลำดับ

ตารางที่ 4.2 การปรับค่าพารามิเตอร์ของ URC ในส่วนตัวเก็บประจุ


กระแส $I_{B1}$	กระแส $I_{B2}$	$R$	$C$	Frequency
1 mA	2 mA	1 M $\Omega$	80 nF	492.3 KHz
1 mA	2 mA	1 M $\Omega$	70 nF	596.4 KHz
1 mA	2 mA	1 M $\Omega$	60 nF	745.4 KHz
1 mA	2 mA	1 M $\Omega$	50 nF	990 KHz
1 mA	2 mA	1 M $\Omega$	40 nF	1.6 MHz
1 mA	2 mA	1 M $\Omega$	30 nF	5.8 MHz
1 mA	2 mA	1 M $\Omega$	25 nF	8.9 MHz

#### 4.3.2 ผลการวิเคราะห์เสถียรภาพของวงจร


สำหรับการวิเคราะห์หาค่าเสถียรภาพของวงจรกรองผ่านทุกแถบความถี่ที่ออกแบบ จะใช้คุณสมบัติของวงจรกรองความถี่แบบแอกทีฟโดยใช้ตัวซิติทีที่เอตอร่วมกับตัวยูนิฟอร์มดิสทริบิวต์ อาร์ชี เพื่อความสะดวกในการวิเคราะห์หาค่าเสถียรภาพของวงจร จากสมการที่ได้จากบทที่ 3 สมการที่ (3.10) นำประมวลผลด้วยโปรแกรม MATLAB เพื่อวิเคราะห์หาเสถียรภาพของวงจร




ภาพที่ 4.19 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส  $I_{B1}=0.125\text{mA}$   $I_{B2}=0.25\text{mA}$



ภาพที่ 4.20 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส  $I_{B1}=0.25\text{mA}$   $I_{B2}=0.5\text{mA}$



ภาพที่ 4.21 เสถียรภาพของวงจร เมื่อเปลี่ยนกระแสไบแอส  $I_{B1}=0.5\text{mA}$   $I_{B2}=1\text{mA}$



ภาพที่ 4.22 เปรียบเทียบเสถียรภาพของวงจรกรองผ่านทุกแถบความถี่ เมื่อเปลี่ยนกระแสไบแอส


จากภาพที่ 4.22 พบว่าเสถียรภาพของวงจรกรองผ่านทุกแถบความถี่ มีเส้นทางการเดินของไนควิสต์ปิดล้อมจุดกำเนิด (Origin) นั้นแสดงว่าวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี ที่ออกแบบมีเสถียรภาพ และเมื่อปรับค่ากระแสไบแอสให้กับวงจร จะมีผลทำให้อัตราขยายความนำถ่ายโอนของวงจรมีค่าเปลี่ยนแปลง เส้นทางการเดินของไนควิสต์ก็ยังคงปิดล้อมจุดกำเนิด

#### 4.3.3 ผลการวิเคราะห์ค่ากรุปดีเลย์

จากสมการ (3.58) ในบทที่ 3 สามารถวิเคราะห์หาค่ากรุปดีเลย์ของวงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี การจำลองผลการทำงานของวงจรด้วยโปรแกรม PSpice กำหนดค่าพารามิเตอร์ของตัวอุปกรณ์ต่างๆ ดังนี้  $CF_1$  และ  $CF_2$  ของ CDTA ทั้งสองตัวมีค่า  $V_{CC} = \pm 5V$ ,  $OTA_1$  และ  $OTA_2$  ของ CDTA ทั้งสองตัวมีค่า  $V_{CC} = \pm 2V$ ,  $I_{B1} = 0.5mA$  และ  $I_{B2} = 1mA$  ( $I_{B2} = 2I_{B1}$ ) และค่าพารามิเตอร์ของยูนิฟอร์มดิสทริบิวต์ อาร์ซี กำหนดให้  $R = 1M\Omega$  และ  $C = 80nF$

จากภาพที่ 4.10 จะเห็นว่า กรุปดีเลย์ของวงจรกรองกรองผ่านทุกแถบความถี่ ที่สร้างจากซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี มีลักษณะเป็นเส้นตรง ในช่วงความถี่ที่ใช้งาน ซึ่งถือได้ว่า วงจรกรองความถี่ ที่ออกแบบมีค่ากรุปดีเลย์คงที่ ตลอดช่วงความถี่ที่ใช้งาน นั่นคือตั้งแต่ย่านความถี่ 10 KHz จนถึง 10 MHz





ภาพที่ 4.23 กรู๊ปดีเลย์ของวงจรกรองผ่านทุกแถบความถี่ โดยใช้ CDTA-URC

#### 4.4 บทสรุป

ในบทนี้เป็นการจำลองการทำงานของวงจรกรองความถี่โดยใช้โปรแกรม PSpice และโปรแกรม MATLAB จะเห็นได้ว่าวงจรที่นำเสนอสามารถสังเคราะห์ผลตอบสนองในรูปแบบวงจรกรองผ่านทุกแถบความถี่ วงจรที่ออกแบบได้นำเอาตัวยูนีฟอรมคิสทริบิวต์อาร์ซี มาช่วยลดข้อด้อยในการทำงานของวงจร ที่เห็นได้ชัดคือลดความผิดเพี้ยนการกรองความถี่ที่ย่านความถี่สูง และยังคงเซย์ให้วงจรมีค่าอินพุตอิมพีแดนซ์ต่ำ และทำให้เอาต์พุตอิมพีแดนซ์สูง

## บทที่ 5

### สรุปผลการวิจัย

วิทยานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์ อาร์ซี เมื่อปรับเปลี่ยนค่าพารามิเตอร์ต่างๆในวงจรอย่างเหมาะสมแล้ว คุณสมบัติที่สำคัญที่ได้จากวงจรกรองผ่านทุกแถบความถี่ที่นำเสนอ คือ วงจรมีค่าอัตราความชันของผลการตอบสนองทางขนาดที่สูง มีค่าเสถียรภาพของวงจรถีดี มีค่าความไวของตัวอุปกรณ์ของวงจรต่ำ และมีกรุปดีเลย์ที่ต่ำซึ่งคงที่ตลอดย่านความถี่ที่ใช้งาน เมื่อเปรียบเทียบกับวงจรกรองผ่านทุกแถบความถี่ที่มีโครงสร้างจากอุปกรณ์ RC โดยทั่วไป นอกจากนี้วงจรสามารถปรับความถี่การตอบสนองได้ด้วยวิธีการทางอิเล็กทรอนิกส์ คือ การกำหนดค่ากระแสไบอัสให้กับซีดีทีเอ รวมไปถึงการปรับค่าพารามิเตอร์ของโครงสร้างเสมือนของตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี แบบลัมด้อลิเมนต์ ในส่วนของค่าคาปาซิเตอร์ดังที่กล่าวในบทที่ 4

#### 5.1 สรุปผลการวิจัยและการอภิปรายผล

การออกแบบวงจรกรองวงจรถองผ่านทุกแถบความถี่ในวิทยานิพนธ์ฉบับนี้ สร้างจากโครงสร้างของซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี (URC) จะเห็นว่าโครงสร้างของวงจรสามารถสร้างได้ง่าย เพราะใช้วงจรซีดีทีเอเพียงแค่ 2 ตัว ตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี 1 ตัว จึงเหมาะกับการพัฒนาเป็นวงจรรวม (Integrated Circuit) วงจรที่ออกแบบในวิทยานิพนธ์นี้ อาศัยการจำลองการทำงานของวงจรด้วยโปรแกรม PSpice การวิเคราะห์ค่าความไว ค่าเสถียรภาพ และกรุปดีเลย์ ของวงจรวิเคราะห์ด้วยโปรแกรม MATLAB ซึ่งผลของการวิเคราะห์ด้วยวิธีนี้จะให้ผลที่น่าเชื่อถือและเป็นที่ยอมรับ

#### 5.2 ข้อเสนอแนะและแนวทางการพัฒนา

จากแนวความคิดในการพัฒนาและออกแบบวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอ และยูนิฟอร์มดิสทริบิวต์ อาร์ซี ที่ได้แสดงไว้ในวิทยานิพนธ์ฉบับนี้ จากผลการทำงานของวงจรจะเห็นได้ว่า วงจรกรองผ่านทุกแถบความถี่ ที่นำเสนอมีประสิทธิภาพดีกว่าวงจรกรองผ่านทุกแถบความถี่ที่มีโครงสร้างจาก RC โดยทั่วไป ทั้งในด้านผลการตอบสนองทางขนาด ค่าความไว เสถียรภาพ และกรุปดีเลย์ ของวงจร ดังนั้นเพื่อให้มีการพัฒนาให้ดีขึ้นไปอีก และสามารถนำไปประยุกต์ใช้งานด้านต่างๆต่อไป ผู้เขียนจึงใคร่ขอเสนอแนะแนวทางการพัฒนา และปัญหาที่สำคัญของการทำวิทยานิพนธ์ฉบับนี้ ดังต่อไปนี้

1. วงจรกรองผ่านทุกแถบความถี่ ที่สร้างจากซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี สมการที่ได้จะอยู่ในรูปของ Hyperbolic จึงยากต่อการทำความเข้าใจ การเปลี่ยนรูปของสมการให้มาอยู่ในรูปของ s-Transform จะทำให้สมการมีรูปแบบที่ง่ายขึ้น

2. การสร้างวงจรกรองผ่านทุกแถบความถี่ ที่ใช้โครงสร้างเหมือนตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี แบบลัมต์อิลิเมนต์ ทำให้วงจรมีข้อจำกัดอยู่บ้าง เช่นเรื่องขนาดของวงจร เพื่อลดข้อจำกัดข้างต้น โครงสร้างเหมือนตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี สามารถใช้อุปกรณ์อิเล็กทรอนิกส์ประเภทมอสเฟสทรานซิสเตอร์ (MOS) มาทำเป็นโครงสร้างเหมือนได้เช่นกัน

3. ตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี ที่ใช้ในวงจรสามารถใช้ตัวยูนิฟอร์มดิสทริบิวต์ อาร์ซี แบบหลายชั้นได้ เพื่อให้คุณสมบัติต่างๆของวงจร ที่มีความเหมาะสมมากยิ่งขึ้น ซึ่งขึ้นอยู่กับผลการตอบสนองทางขนาด ค่าความไว เสถียรภาพ และกรุปดีเลย์ ของวงจรที่ต้องการ

4. การทำงานของวงจรที่นำเสนอทำงานในโหมดของกระแส สามารถพัฒนาสามารถรองรับการทำงานในโหมดของทรานคอนดักแตนซ์ (Transconductance Mode) และในโหมดของทรานรีซิสแตนซ์ (Transresistance Mode)

ทั้งนี้ในการออกแบบวงจรกรองผ่านทุกแถบความถี่ โดยใช้ซีดีทีเอและยูนิฟอร์มดิสทริบิวต์ อาร์ซี หวังอย่างยิ่งว่าการออกแบบที่ได้นำเสนอ คงจะเป็นประโยชน์ต่อผู้ที่สนใจศึกษาค้นคว้าเกี่ยวกับการออกแบบวงจรกรองความถี่โดยทั่วไป รวมไปถึงเป็นแนวทางสำหรับการศึกษาและพัฒนาตัวยูนิฟอร์มดิสทริบิวต์อาร์ซี ให้สามารถรองรับการประยุกต์ใช้งานที่หลากหลายต่อไป



## รายการอ้างอิง

- [1] วิโรจน์ พิราจนนชัย, การออกแบบวงจรกำเนิดสัญญาณความถี่โดยใช้ยูนิฟอร์ม ดิสทริบิวต์ อาร์ ซีไลน์, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมไฟฟ้า, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2548.
- [2] นवलจันทร์ ปัญญาณรงค์, การออกแบบวงจรกรองความถี่แอกทีฟแบบยูนิฟอร์ม ดิสทริบิวต์ อาร์ ซีไลน์ ด้วยวงจรขยายแบบหนึ่งโพล, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมสารสนเทศ, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2546.
- [3] วสันต์ ตันเจริญ, การออกแบบวงจร CDTA และการประยุกต์ใช้งาน, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมระบบควบคุม, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2550.
- [4] วินัย ใจกล้า, การสังเคราะห์และออกแบบวงจรขยายความนำถ่ายโอนผลต่างกระแสที่สามารถควบคุมด้วยกระแสและการประยุกต์ใช้งานกับการศึกษาด้านการออกแบบและวิเคราะห์วงจรอิเล็กทรอนิกส์, วิทยานิพนธ์ปรัชญาดุษฎีบัณฑิต, สาขาวิชาไฟฟ้าศึกษา, มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ, พ.ศ. 2552.
- [5] Ghausi, M.S. and Kelly, J.J., **Introduction to Distributed Parameter Networks with Application to Intergrated Circuit.** Holt, Rinehart and Winston. INC. 1968.
- [6] ชนันต์ ศรีสกุล, **พื้นฐานการออกแบบวงจรอิเล็กทรอนิกส์**, กรุงเทพมหานคร: สำนักพิมพ์วิศวะกรู๊ป, พ.ศ.2552, หน้าที่ 96-120.
- [7] D. Biolek, "CDTA-Building block for current-mode analog signal processing," **Proceeding of European Cference on Circuit Theory and Design (ECCTD 2003)**, Krakow, Poland, Vol.3, 2003, pp. 397-400.
- [8] C. Acar and S. Qzoguz, "A new versatile building block: current differencing buffered amplifier suitable for analog signal processing filter," **Microelectronics Journal**, vol.30, pp.157-160, 1990.

- [9] ภาณีต ละมุล, การออกแบบและสร้างวงจรกำเนิดสัญญาณไซน์แบบควอดราเจอร์โดยใช้ CDTA, วิทยานิพนธ์วิศวกรรมศาสตรดุษฎีบัณฑิต, สาขาวิชาวิศวกรรมไฟฟ้า, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2555.
- [10] P. mongkolwai, D. Prasertsom, W. Tangsirat, and W.Surakamponorn, "Temperture-Insensitive current-mode square-rooting circuit using only two CDTAs," **Proceeding of the international Symposium on Communication and Information Technology 2008, (ISCIT 2008)**, Vientiane, Lao PDR, 2008, pp.62-65.
- [11] A. Lahiri and A. Chowdhury, "Current-mode square rooting circuit using CCCDTA," **Int. J. Recent Trends in Eng.**, vol. 1, no. 3, pp. 280-282, 2009.
- [12] W. Jaikla and M.Siripruchyanun, "A novel current-mode multiplier/divider employing only single dual-output current controlled CDTA," **Proceeding of the International symposium on Communication and Information Technologies 2007 (ISCIT 2007)**, Sydney, Australia, 2007, pp.106-109.
- [13] T. Dumawipata, W. Trangsirat, and W. Surakamponorn, "Current-mode universal filter with four input and one output using CDTAs," **Proceeding of the IEEE Asia Pacific on Circuit and System 2006 (APCCAS 2006)**, Singapore, 2006, pp.892-895.
- [14] W.Tangsirat, T. Dumawipata and W.Surakamponorn, "Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifier," **Int.J. Electron. Commun. (AEU)**, vol.61, pp.209-214,2007.
- [15] T. Dumawipata, W. Trangsirat, and W. Surakamponorn, , "Cascadable current-controlled current-mode multifunction filter using CDTAs," **Proceeding of the 9th International Symposium on integrated Circuit 2007 (ISIC' 07)**, Singapore, 2007, pp.584-587.
- [16] D. Bolek, E. hancioglu, and A.U.Keskin, "High-performance current differencing transconductance amplifier and its application in precision current-mode rectification," **Int. J. Electron. Commun. (AEU)**, vol.62, pp.92-96, 2008.
- [17] A, Uygur and H.Kuntman, "Design of a current differencing transconductance amplifier (CDTA) and its application on active filters," **Proceeding of IEEE Signal Processing and communication applications Application Conference**, Kayseri, Turkey, 2005, pp.340-343.

- [18] A,Uygur H.Kuntman, and A.Zeki, "Multi-input multi-output CDTA-Base KHN filter," **Proceeding of the 4th International Conference on Electriccal and Electronics Engineering (ELECO2005)**,Bursa, Turkey, 2005, pp. 46-50.
- [19] A,Uygur, and H.Kuntman, "CDTA-base quadrature oscillator design," **Proceeding of the 14th European Signal Processing Conference (EUSIPCO 2006)**, Florence, Italy, 2006, pp. 4-8.
- [20] W. Tangsirrat, T. Dumawipata, and W. Surakamponorn, "Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers," *Int. J.Electron. Commun. (AEU)*, vol. 61, pp. 209-214, 2007.
- [21] T. Dumawipata, **On the design and realization of analog filters using current differencing technique**, Doctoral Thesis, School of Graduate Studies, King Mongkut's Institute of Technology Ladkrabang, 2008
- [22] มนต์รี สมดุลยกนก, "วงจรสายพานกระแสผลต่างอินพุตแตกต่างควบคุมด้วยกระแสแบบซิมอส และการประยุกต์ใช้งาน," วิทยานิพนธ์วิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2553
- [23] A,Uygur, and H.Kuntman, "Design of current differencing transconductance amplifier (CDTA) and its application on active filters," **Proceeding of the IEEE Signal Processing and Communication Applications Conference**, Kayseri, Turkey, 2005, pp.340-343.
- [24] A.U. Keskin and D. Biolek, "Current mode quadrature oscillator using current differencing transconductance amplifier (CDTA)," **IEE Proc. Circuits Devices Syst.**, vol.153, no. 3, pp.214-218, 2006.
- [25] A. Fabre, O. Saaid, F. Wiest, and C. Boucheron, "high frequency applications based on a new current controlled conveyor," **IEEE Trans. Circuit Syst., Part I**, vol. 43, no. 2, pp.82-91, 1996.
- [26] E. Bruun, "CMOS high speed, high precision current conveyor and current-feedback amplifiers structures," **Int. J. Electron.**, vol.74, pp.93-100, 1993
- [27] F. Kacar and H. Kuntman, " A new, improved CMOS realization of CDTA and its filter applications," *Turk J. Elec. Eng & Comp. Sci.*, vol.19, no. 4, pp. 631-643, 2011.


- [28] Tangtisanon, P., Sudo, S., Teramoto, M., Suzuki Y. and Janchitrapongvej, K. "Active LPF using Uniformly Distributed RC Line," **Processing of APSBC-2000**, Bangkok, Thailand, 2000. pp.62-84.
- [29] Tangthong, N., Pirajnanchai, V. and Janchitrapongvej, K. "Active Notch Uniformly Distributed RC Circuit and Their Application," **Processing of International Conference on Control, Automation and System 2008**, 14-17 October 2008, Seoul, Korea, 2008. pp. 1548-1552.
- [30] ไพศาล สิทธิโยภาสกุลม, การออกแบบและการประยุกต์ใช้งานวงจรแอกทีฟดิสทริบิวต์ อาร์ซีไลน์, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมไฟฟ้า, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2533.
- [31] วิโรจน์ แก้วจันทร์, ยูนิฟอร์มดิสทริบิวต์ RC ไลน์ แคปปาซิทีฟ เลเยอร์ แบบสองชั้นและการใช้งานกับวงจรกรองความถี่แบบแอกทีฟ, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมไฟฟ้า, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2544.
- [32] สรพงษ์ แซ่เตี๋ย, การออกแบบวงจรกรองความถี่แบบแอกทีฟที่มีคุณสมบัติแบนนอดซ์ โดยใช้ตัวยูนิฟอร์ม ดิสทริบิวต์ อาร์ซีไลน์ แบบหลายชั้น, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมไฟฟ้า, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2545.
- [33] นวลจันทร์ ปัญญาณรงค์, การออกแบบวงจรกรองความถี่แบบยูนิฟอร์ม ดิสทริบิวต์ อาร์ซีไลน์ ด้วยวงจรขยายแบบหนึ่งโพล, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมสารสนเทศ, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2546.
- [34] ศุภชัย คลังทอง, วงจรกรองความถี่หลายหน้าที่โหมดแรงดัน โดยใช้วงจรขยายความนำถ่านไอออนและยูนิฟอร์มดิสทริบิวต์อาร์ซี, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมไฟฟ้า, มหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี, พ.ศ. 2554.
- [35] Boiolkova V., Kolka Z., and Biolek D., "Dual-Output All-Pass Filter Employing Fully-Differential Operational Amplifier and Current-Controlled Current Conveyor," **Processing of ELECO-2011**, Bursa, TURKEY, 2011. pp. 319-323.

- [36] Tanjaroen W., and Tangsrirat W., "Resistorless current-mode first-order allpass filter using CDTAs," **Proceedings of ECTI-CON 2008**, Thailand, 2008. pp. 721–724.
- [37] Klungtong S., and Thanapatay D., "Voltage-Mode Universal Biquadratic Filter using OTA and Uniform Distributed RC," **Proceedings of ISCIT-2013**, Thailand, 2013. pp. 253–256.
- [38] วีระชาติ ภูวนาท, วงจรกรองความถี่ผ่านทุกแถบความถี่โดยใช้วงจรมอสทรานซิสเตอร์, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต, สาขาวิศวกรรมสารสนเทศ, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2549.
- [39] A. Lahirai and A. Chowdhury, "A Novel First-Order Current-Mode All-Pass Filter Using CDTA," **Radioengineering**, Vol. 18, No. 3, Sep. 2009, pp.300-305.





ภาคผนวก



ภาคผนวก ก

รายละเอียดอุปกรณ์



# 100MHz Current Feedback Amplifier with DC Gain Control

## FEATURES

- Very Fast Transconductance Amplifier
  - Bandwidth: 75MHz
  - $g_m = 10 \times I_{SET}$
  - Low THD: 0.2% at 30mV<sub>RMS</sub> Input
  - Wide  $I_{SET}$  Range: 1 $\mu$ A to 1mA
- Very Fast Current Feedback Amplifier
  - Bandwidth: 100MHz
  - Slew Rate: 1000V/ $\mu$ s
  - Output Drive Current: 30mA
  - Differential Gain: 0.04%
  - Differential Phase: 0.1°
  - High Input Impedance: 25M $\Omega$ , 6pF
- Wide Supply Range:  $\pm 2V$  to  $\pm 15V$
- Inputs Common Mode to Within 1.5V of Supplies
- Outputs Swing Within 0.8V of Supplies
- Supply Current: 7mA
- Available in 8-Lead PDIP and SO Packages

## APPLICATIONS

- Video DC Restore (Clamp) Circuits
- Video Differential Input Amplifiers
- Video Keyer/Fader Amplifiers
- AGC Amplifiers
- Tunable Filters
- Oscillators

LT, LT, LTC, LTM, Linear Technology and the Linear logo are registered trademarks of Linear Technology Corporation. All other trademarks are the property of their respective owners.

## DESCRIPTION


The LT<sup>®</sup>1228 makes it easy to electronically control the gain of signals from DC to video frequencies. The LT1228 implements gain control with a transconductance amplifier (voltage to current) whose gain is proportional to an externally controlled current. A resistor is typically used to convert the output current to a voltage, which is then amplified with a current feedback amplifier. The LT1228 combines both amplifiers into an 8-pin package, and operates on any supply voltage from 4V ( $\pm 2V$ ) to 30V ( $\pm 15V$ ). A complete differential input, gain controlled amplifier can be implemented with the LT1228 and just a few resistors.

The LT1228 transconductance amplifier has a high impedance differential input and a current source output with wide output voltage compliance. The transconductance,  $g_m$ , is set by the current that flows into Pin 5,  $I_{SET}$ . The small signal  $g_m$  is equal to ten times the value of  $I_{SET}$  and this relationship holds over several decades of set current. The voltage at Pin 5 is two diode drops above the negative supply, Pin 4.

The LT1228 current feedback amplifier has very high input impedance and therefore it is an excellent buffer for the output of the transconductance amplifier. The current feedback amplifier maintains its wide bandwidth over a wide range of voltage gains making it easy to interface the transconductance amplifier output to other circuitry. The current feedback amplifier is designed to drive low impedance loads, such as cables, with excellent linearity at high frequencies.


## TYPICAL APPLICATION

Differential Input Variable Gain Amp



LT1228 • TA01

Frequency Response



LT1228 • TA02  
1228fd


# LT1228

## ABSOLUTE MAXIMUM RATINGS

(Note 1)

Supply Voltage	±18V
Input Current, Pins 1, 2, 3, 5, 8 (Note 8)	±15mA
Output Short Circuit Duration (Note 2)	Continuous
Operating Temperature Range	
LT1228C	0°C to 70°C
LT1228I	-40°C to 85°C
LT1228M (OBSOLETE)	-55°C to 125°C
Storage Temperature Range	-65°C to 150°C
Junction Temperature	
Plastic Package	150°C
Ceramic Package (OBSOLETE)	175°C
Lead Temperature (Soldering, 10 sec)	300°C

## PIN CONFIGURATION



## ORDER INFORMATION

LEAD FREE FINISH	TAPE AND REEL	PART MARKING	PACKAGE DESCRIPTION	TEMPERATURE RANGE
LT1228CN8#PBF	LT1228CN8#TRPBF	LT1228CN8	8-Lead Plastic DIP	0°C to 70°C
LT1228IN8#PBF	LT1228IN8#TRPBF	LT1228IN8	8-Lead Plastic DIP	-40°C to 85°C
LT1228CS8#PBF	LT1228CS8#TRPBF	1228	8-Lead Plastic SO	0°C to 70°C
LT1228IS8#PBF	LT1228IS8#TRPBF	1228I	8-Lead Plastic SO	-40°C to 85°C
<b>OBSOLETE PACKAGE</b>				
LT1228MJ8	LT1228MJ8#TRPBF	LT1228MJ8	8-Lead CERDIP	-55°C to 125°C
LT1228CJ8	LT1228CJ8#TRPBF	LT1228CJ8	8-Lead CERDIP	0°C to 70°C

Consult LTC Marketing for parts specified with wider operating temperature ranges.

Consult LTC Marketing for information on nonstandard lead based finish parts.

For more information on lead free part marking, go to: <http://www.linear.com/leadfree/>

For more information on tape and reel specifications, go to: <http://www.linear.com/tapeandreel/>

**ELECTRICAL CHARACTERISTICS** The ● denotes the specifications which apply over the full operating temperature range, otherwise specifications are at T<sub>A</sub> = 25°C. Current Feedback Amplifier, Pins 1, 6, 8. ±5V ≤ V<sub>S</sub> ≤ ±15V, I<sub>SET</sub> = 0μA, V<sub>CM</sub> = 0V unless otherwise noted.

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>OS</sub>	Input Offset Voltage	T <sub>A</sub> = 25°C		±3	±10 ±15	mV
	Input Offset Voltage Drift			10		μV/°C
I <sub>IN</sub> <sup>+</sup>	Noninverting Input Current	T <sub>A</sub> = 25°C		±0.3	±3 ±10	μA
I <sub>IN</sub> <sup>-</sup>	Inverting Input Current	T <sub>A</sub> = 25°C		±10	±65 ±100	μA
e <sub>n</sub>	Input Noise Voltage Density	f = 1kHz, R <sub>F</sub> = 1k, R <sub>G</sub> = 10Ω, R <sub>S</sub> = 0Ω		6		nV/√Hz
i <sub>n</sub>	Input Noise Current Density	f = 1kHz, R <sub>F</sub> = 1k, R <sub>G</sub> = 10Ω, R <sub>S</sub> = 10k		1.4		pV/√Hz

1228fd

**ELECTRICAL CHARACTERISTICS** The ● denotes the specifications which apply over the full operating temperature range, otherwise specifications are at  $T_A = 25^\circ\text{C}$ . Current Feedback Amplifier, Pins 1, 6, 8.  $\pm 5\text{V} \leq V_S \leq \pm 15\text{V}$ ,  $I_{SET} = 0\mu\text{A}$ ,  $V_{CM} = 0\text{V}$  unless otherwise noted.

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
R <sub>IN</sub>	Input Resistance	V <sub>IN</sub> = ±13V, V <sub>S</sub> = ±15V	● 2	25		MΩ
		V <sub>IN</sub> = ±3V, V <sub>S</sub> = ±5V	● 2	25		MΩ
C <sub>IN</sub>	Input Capacitance (Note 3)	V <sub>S</sub> = ±5V		6		pF
	Input Voltage Range	V <sub>S</sub> = ±15V, T <sub>A</sub> = 25°C	● ±13	±13.5		V
		V <sub>S</sub> = ±5V, T <sub>A</sub> = 25°C	● ±3	±3.5		V
CMRR	Common Mode Rejection Ratio	V <sub>S</sub> = ±15V, V <sub>CM</sub> = ±13V, T <sub>A</sub> = 25°C	● 55	69		dB
		V <sub>S</sub> = ±15V, V <sub>CM</sub> = ±12V	● 55			dB
		V <sub>S</sub> = ±5V, V <sub>CM</sub> = ±3V, T <sub>A</sub> = 25°C	● 55	69		dB
		V <sub>S</sub> = ±5V, V <sub>CM</sub> = ±2V	● 55			dB
	Inverting Input Current Common Mode Rejection	V <sub>S</sub> = ±15V, V <sub>CM</sub> = ±13V, T <sub>A</sub> = 25°C	●	2.5	10	μA/V
		V <sub>S</sub> = ±15V, V <sub>CM</sub> = ±12V	●		10	μA/V
		V <sub>S</sub> = ±5V, V <sub>CM</sub> = ±3V, T <sub>A</sub> = 25°C	●	2.5	10	μA/V
		V <sub>S</sub> = ±5V, V <sub>CM</sub> = ±2V	●		10	μA/V
PSRR	Power Supply Rejection Ratio	V <sub>S</sub> = ±2V to ±15V, T <sub>A</sub> = 25°C	● 60	80		dB
		V <sub>S</sub> = ±3V to ±15V	● 60			dB
	Noninverting Input Current Power Supply Rejection	V <sub>S</sub> = ±2V to ±15V, T <sub>A</sub> = 25°C	●	10	50	nA/V
		V <sub>S</sub> = ±3V to ±15V	●		50	nA/V
	Inverting Input Current Power Supply Rejection	V <sub>S</sub> = ±2V to ±15V, T <sub>A</sub> = 25°C	●	0.1	5	μA/V
		V <sub>S</sub> = ±3V to ±15V	●		5	μA/V
A <sub>V</sub>	Large-Signal Voltage Gain	V <sub>S</sub> = ±15V, V <sub>OUT</sub> = ±10V, R <sub>LOAD</sub> = 1k	● 55	65		dB
		V <sub>S</sub> = ±5V, V <sub>OUT</sub> = ±2V, R <sub>LOAD</sub> = 150Ω	● 55	65		dB
R <sub>OL</sub>	Transresistance, ΔV <sub>OUT</sub> /ΔI <sub>IN</sub> <sup>-</sup>	V <sub>S</sub> = ±15V, V <sub>OUT</sub> = ±10V, R <sub>LOAD</sub> = 1k	● 100	200		kΩ
		V <sub>S</sub> = ±5V, V <sub>OUT</sub> = ±2V, R <sub>LOAD</sub> = 150Ω	● 100	200		kΩ
V <sub>OUT</sub>	Maximum Output Voltage Swing	V <sub>S</sub> = ±15V, R <sub>LOAD</sub> = 400Ω, T <sub>A</sub> = 25°C	● ±12	±13.5		V
			● ±10			V
		V <sub>S</sub> = ±5V, R <sub>LOAD</sub> = 150Ω, T <sub>A</sub> = 25°C	● ±3	±3.7		V
I <sub>OUT</sub>	Maximum Output Current	R <sub>LOAD</sub> = 0Ω, T <sub>A</sub> = 25°C	● 30	65	125	mA
			● 25		125	mA
I <sub>S</sub>	Supply Current	V <sub>OUT</sub> = 0V, I <sub>SET</sub> = 0V	●	6	11	mA
SR	Slew Rate (Notes 4 and 6)	T <sub>A</sub> = 25°C	● 300	500		V/μs
SR	Slew Rate	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 400Ω		3500		V/μs
t <sub>r</sub>	Rise Time (Notes 5 and 6)	T <sub>A</sub> = 25°C		10	20	ns
BW	Small-Signal Bandwidth	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 100Ω		100		MHz
t <sub>r</sub>	Small-Signal Rise Time	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 100Ω		3.5		ns
	Propagation Delay	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 100Ω		3.5		ns
	Small-Signal Overshoot	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 100Ω		15		%
t <sub>S</sub>	Settling Time	0.1%, V <sub>OUT</sub> = 10V, R <sub>F</sub> = 1k, R <sub>G</sub> = 1k, R <sub>L</sub> = 1k		45		ns
	Differential Gain (Note 7)	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 1k		0.01		%
	Differential Phase (Note 7)	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 1k		0.01		DEG
	Differential Gain (Note 7)	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 150Ω		0.04		%
	Differential Phase (Note 7)	V <sub>S</sub> = ±15V, R <sub>F</sub> = 750Ω, R <sub>G</sub> = 750Ω, R <sub>L</sub> = 150Ω		0.1		DEG

## ELECTRICAL CHARACTERISTICS

The ● denotes the specifications which apply over the full operating temperature range, otherwise specifications are at  $T_A = 25^\circ\text{C}$ . Transconductance Amplifier, Pins 1, 2, 3, 5.  $\pm 5\text{V} \leq V_S \leq \pm 15\text{V}$ ,  $I_{\text{SET}} = 100\mu\text{A}$ ,  $V_{\text{CM}} = 0\text{V}$  unless otherwise noted.

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
$V_{\text{OS}}$	Input Offset Voltage	$I_{\text{SET}} = 1\text{mA}$ , $T_A = 25^\circ\text{C}$	●	$\pm 0.5$	$\pm 5$ $\pm 10$	mV mV	
	Input Offset Voltage Drift		●	10		$\mu\text{V}/^\circ\text{C}$	
$I_{\text{OS}}$	Input Offset Current	$T_A = 25^\circ\text{C}$	●	40	200 500	nA nA	
	Input Bias Current	$T_A = 25^\circ\text{C}$	●	0.4	1 5	$\mu\text{A}$ $\mu\text{A}$	
$e_n$	Input Noise Voltage Density	$f = 1\text{kHz}$		20		$\text{nV}/\sqrt{\text{Hz}}$	
$R_{\text{IN}}$	Input Resistance-Differential Mode	$V_{\text{IN}} \approx \pm 30\text{mV}$	●	30	200	$\text{k}\Omega$	
	Input Resistance-Common Mode	$V_S = \pm 15\text{V}$ , $V_{\text{CM}} = \pm 12\text{V}$ $V_S = \pm 5\text{V}$ , $V_{\text{CM}} = \pm 2\text{V}$	● ●	50 50	1000 1000	$\text{M}\Omega$ $\text{M}\Omega$	
$C_{\text{IN}}$	Input Capacitance			3		pF	
CMRR	Common Mode Rejection Ratio	$V_S = \pm 15\text{V}$ , $T_A = 25^\circ\text{C}$ $V_S = \pm 15\text{V}$	●	$\pm 13$ $\pm 12$	$\pm 14$	V V	
		$V_S = \pm 5\text{V}$ , $T_A = 25^\circ\text{C}$ $V_S = \pm 5\text{V}$	●	$\pm 3$ $\pm 2$	$\pm 4$	V V	
		$V_S = \pm 15\text{V}$ , $V_{\text{CM}} = \pm 13\text{V}$ , $T_A = 25^\circ\text{C}$ $V_S = \pm 15\text{V}$ , $V_{\text{CM}} = \pm 12\text{V}$	●	60 60	100	dB dB	
		$V_S = \pm 5\text{V}$ , $V_{\text{CM}} = \pm 3\text{V}$ , $T_A = 25^\circ\text{C}$ $V_S = \pm 5\text{V}$ , $V_{\text{CM}} = \pm 2\text{V}$	●	60 60	100	dB dB	
PSRR	Power Supply Rejection Ratio	$V_S = \pm 2\text{V}$ to $\pm 15\text{V}$ , $T_A = 25^\circ\text{C}$ $V_S = \pm 3\text{V}$ to $\pm 15\text{V}$	●	60 60	100	dB dB	
$g_m$	Transconductance	$I_{\text{SET}} = 100\mu\text{A}$ , $I_{\text{OUT}} = \pm 30\mu\text{A}$ , $T_A = 25^\circ\text{C}$		0.75	1.00	1.25	$\mu\text{A}/\text{mV}$
	Transconductance Drift		●	-0.33			$\%/^\circ\text{C}$
$I_{\text{OUT}}$	Maximum Output Current	$I_{\text{SET}} = 100\mu\text{A}$	●	70	100	130	$\mu\text{A}$
$I_{\text{OL}}$	Output Leakage Current	$I_{\text{SET}} = 0\mu\text{A}$ ( $+I_{\text{IN}}$ of CFA), $T_A = 25^\circ\text{C}$	●		0.3	3 10	$\mu\text{A}$ $\mu\text{A}$
$V_{\text{OUT}}$	Maximum Output Voltage Swing	$V_S = \pm 15\text{V}$ , $R_1 = \infty$ $V_S = \pm 5\text{V}$ , $R_1 = \infty$	● ●	$\pm 13$ $\pm 3$	$\pm 14$ $\pm 4$	V V	
		$V_S = \pm 15\text{V}$ , $V_{\text{OUT}} = \pm 13\text{V}$ $V_S = \pm 5\text{V}$ , $V_{\text{OUT}} = \pm 3\text{V}$	● ●	2 2	8 8	$\text{M}\Omega$ $\text{M}\Omega$	
$R_0$	Output Resistance	$V_S = \pm 15\text{V}$ , $V_{\text{OUT}} = \pm 13\text{V}$ $V_S = \pm 5\text{V}$ , $V_{\text{OUT}} = \pm 3\text{V}$	● ●	2 2	8 8	$\text{M}\Omega$ $\text{M}\Omega$	
	Output Capacitance (Note 3)	$V_S = \pm 5\text{V}$		6		pF	
$I_S$	Supply Current, Both Amps	$I_{\text{SET}} = 1\text{mA}$	●	9	15	mA	
THD	Total Harmonic Distortion	$V_{\text{IN}} = 30\text{mV}_{\text{RMS}}$ at 1kHz, $R_1 = 100\text{k}$		0.2		%	
BW	Small-Signal Bandwidth	$R_1 = 50\Omega$ , $I_{\text{SET}} = 500\mu\text{A}$		80		MHz	
$t_r$	Small-Signal Rise Time	$R_1 = 50\Omega$ , $I_{\text{SET}} = 500\mu\text{A}$ , 10% to 90%		5		ns	
	Propagation Delay	$R_1 = 50\Omega$ , $I_{\text{SET}} = 500\mu\text{A}$ , 50% to 50%		5		ns	

**Note 1:** Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. Exposure to any Absolute Maximum Rating condition for extended periods may affect device reliability and lifetime.

**Note 2:** A heat sink may be required depending on the power supply voltage.

**Note 3:** This is the total capacitance at Pin 1. It includes the input capacitance of the current feedback amplifier and the output capacitance of the transconductance amplifier.

**Note 4:** Slew rate is measured at  $\pm 5\text{V}$  on a  $\pm 10\text{V}$  output signal while operating on  $\pm 15\text{V}$  supplies with  $R_F = 1\text{k}$ ,  $R_G = 110\Omega$  and  $R_L = 400\Omega$ . The slew rate is much higher when the input is overdriven, see the Applications Information section.

**Note 5:** Rise time is measured from 10% to 90% on a  $\pm 500\text{mV}$  output signal while operating on  $\pm 15\text{V}$  supplies with  $R_F = 1\text{k}$ ,  $R_G = 110\Omega$  and  $R_L = 100\Omega$ . This condition is not the fastest possible, however, it does guarantee the internal capacitances are correct and it makes automatic testing practical.

**Note 6:** AC parameters are 100% tested on the ceramic and plastic DIP packaged parts (J and N suffix) and are sample tested on every lot of the SO packaged parts (S suffix).


**Note 7:** NTSC composite video with an output level of 2V.

**Note 8:** Back to back 6V Zener diodes are connected between Pins 2 and 3 for ESD protection.




**TYPICAL PERFORMANCE CHARACTERISTICS** Transconductance Amplifier, Pins 1, 2, 3, 5


**Small-Signal Bandwidth vs Set Current**




**Small-Signal Transconductance and Set Current vs Bias Voltage**




**Small-Signal Transconductance vs DC Input Voltage**




**Total Harmonic Distortion vs Input Voltage**




**Spot Output Noise Current vs Frequency**




**Input Common Mode Limit vs Temperature**




**Small-Signal Control Path Bandwidth vs Set Current**



**Small-Signal Control Path Gain vs Input Voltage**




**Output Saturation Voltage vs Temperature**




**TYPICAL PERFORMANCE CHARACTERISTICS** Transconductance Amplifier, Pins 1, 6, 8

**Voltage Gain and Phase vs Frequency, Gain = 6dB**




LT1228 • TPC10

**-3dB Bandwidth vs Supply Voltage, Gain = 2, RL = 100Ω**




LT1228 • TPC11

**-3dB Bandwidth vs Supply Voltage, Gain = 2, RL = 1k**




LT1228 • TPC12

**Voltage Gain and Phase vs Frequency, Gain = 20dB**




LT1228 • TPC13

**-3dB Bandwidth vs Supply Voltage, Gain = 10, RL = 100Ω**




LT1228 • TPC14

**-3dB Bandwidth vs Supply Voltage, Gain = 10, RL = 1k**




LT1228 • TPC15

**Voltage Gain and Phase vs Frequency, Gain = 40dB**




LT1228 • TPC16

**-3dB Bandwidth vs Supply Voltage, Gain = 100, RL = 100Ω**



LT1228 • TPC17

**-3dB Bandwidth vs Supply Voltage, Gain = 100, RL = 1k**




LT1228 • TPC18




**TYPICAL PERFORMANCE CHARACTERISTICS** Transconductance Amplifier, Pins 1, 6, 8


**Maximum Capacitive Load vs Feedback Resistor**




**Total Harmonic Distortion vs Frequency**




**2nd and 3rd Harmonic Distortion vs Frequency**




**Input Common Mode Limit vs Temperature**




**Output Saturation Voltage vs Temperature**




**Output Short-Circuit Current vs Temperature**




**Spot Noise Voltage and Current vs Frequency**



**Power Supply Rejection vs Frequency**




**Output Impedance vs Frequency**




**TYPICAL PERFORMANCE CHARACTERISTICS** Current Feedback Amplifier, Pins 1, 6, 8


**Setting Time to 10mV vs Output Step**




**Setting Time to 1mV vs Output Step**



**Supply Current vs Supply Voltage**



**SIMPLIFIED SCHEMATIC**



## APPLICATIONS INFORMATION

The LT1228 contains two amplifiers, a transconductance amplifier (voltage-to-current) and a current feedback amplifier (voltage-to-voltage). The gain of the transconductance amplifier is proportional to the current that is externally programmed into Pin 5. Both amplifiers are designed to operate on almost any available supply voltage from 4V ( $\pm 2V$ ) to 30V ( $\pm 15V$ ). The output of the transconductance amplifier is connected to the noninverting input of the current feedback amplifier so that both fit into an eight pin package.

### TRANSCONDUCTANCE AMPLIFIER


The LT1228 transconductance amplifier has a high impedance differential input (Pins 2 and 3) and a current source output (Pin 1) with wide output voltage compliance. The voltage to current gain or transconductance ( $g_m$ ) is set by the current that flows into Pin 5,  $I_{SET}$ . The voltage at Pin 5 is two forward biased diode drops above the negative supply, Pin 4. Therefore the voltage at Pin 5 (with respect to  $V^-$ ) is about 1.2V and changes with the log of the set current (120mV/decade), see the characteristic curves. The temperature coefficient of this voltage is about  $-4mV/^\circ C$  ( $-3300ppm/^\circ C$ ) and the temperature coefficient of the logging characteristic is 3300ppm/ $^\circ C$ . It is important that the current into Pin 5 be limited to less than 15mA. THE LT1228 WILL BE DESTROYED IF PIN 5 IS SHORTED TO GROUND OR TO THE POSITIVE SUPPLY. A limiting resistor (2k or so) should be used to prevent more than 15mA from flowing into Pin 5.

The small-signal transconductance ( $g_m$ ) is given as  $g_m = 10 \cdot I_{SET}$ , with  $g_m$  in (A/V) and  $I_{SET}$  in (A). This relationship holds over many decades of set current (see the characteristic curves). The transconductance is inversely proportional to absolute temperature ( $-3300ppm/^\circ C$ ). The input stage of the transconductance amplifier has been designed to operate with much larger signals than is possible with an ordinary diff-amp. The transconductance of the input stage varies much less than 1% for differential input signals over a  $\pm 30$  mV range (see the characteristic curve Small-Signal Transconductance vs DC Input Voltage).

### Resistance Controlled Gain

If the set current is to be set or varied with a resistor or potentiometer it is possible to use the negative temperature coefficient at Pin 5 (with respect to Pin 4) to compensate for the negative temperature coefficient of the transconductance. The easiest way is to use an LT1004-2.5, a 2.5V reference diode, as shown below:

#### Temperature Compensation of $g_m$ with a 2.5V Reference



The current flowing into Pin 5 has a positive temperature coefficient that cancels the negative coefficient of the transconductance. The following derivation shows why a 2.5V reference results in zero gain change with temperature:

$$\text{Since } g_m = \frac{q}{kT} \times \frac{I_{SET}}{3.87} = 10 \cdot I_{SET}$$

$$\text{and } V_{be} = E_g - \frac{akT}{q} \text{ where } a = \ln\left(\frac{cT^n}{I_c}\right)$$

$$\approx 19.4 \text{ at } 27^\circ C (c = 0.001, n = 3, I_c = 100\mu A)$$

$E_g$  is about 1.25V so the 2.5V reference is  $2E_g$ . Solving the loop for the set current gives:

$$I_{SET} = \frac{2E_g - 2\left(E_g - \frac{akT}{q}\right)}{R} \text{ or } I_{SET} = \frac{2akT}{Rq}$$

## APPLICATIONS INFORMATION

Substituting into the equation for transconductance gives:



$$g_m = \frac{a}{1.94R} = \frac{10}{R}$$

The temperature variation in the term “a” can be ignored since it is much less than that of the term “T” in the equation for  $V_{be}$ . Using a 2.5V source this way will maintain the gain constant within 1% over the full temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . If the 2.5V source is off by 10%, the gain will vary only about  $\pm 6\%$  over the same temperature range.

We can also temperature compensate the transconductance without using a 2.5V reference if the negative power supply is regulated. A Thevenin equivalent of 2.5V is generated from two resistors to replace the reference. The two resistors also determine the maximum set current, approximately  $1.1\text{V}/R_{TH}$ . By rearranging the Thevenin equations to solve for R4 and R6 we get the following equations in terms of  $R_{TH}$  and the negative supply,  $V_{EE}$ .

$$R4 = \frac{R_{TH}}{\left(1 - \frac{2.5\text{V}}{V_{EE}}\right)} \text{ and } R6 = \frac{R_{TH}V_{EE}}{2.5\text{V}}$$


### Temperature Compensation of $g_m$ with a Thevenin Voltage



LT1228 • TA05

diode drops above the negative supply, a single resistor from the control voltage source to Pin 5 will suffice in many applications. The control voltage is referenced to the negative supply and has an offset of about 900mV. The conversion will be monotonic, but the linearity is determined by the change in the voltage at Pin 5 (120mV per decade of current). The characteristic is very repeatable since the voltage at Pin 5 will vary less than  $\pm 5\%$  from part to part. The voltage at Pin 5 also has a negative temperature coefficient as described in the previous section. When the gain of several LT1228s are to be varied together, the current can be split equally by using equal value resistors to each Pin 5.

For more accurate (and linear) control, a voltage-to-current converter circuit using one op amp can be used. The following circuit has several advantages. The input no longer has to be referenced to the negative supply and the input can be either polarity (or differential). This circuit works on both single and split supplies since the input voltage and the Pin 5 voltage are independent of each other. The temperature coefficient of the output current is set by R5.



LT1228 • TA19

### Voltage Controlled Gain

To use a voltage to control the gain of the transconductance amplifier requires converting the voltage into a current that flows into Pin 5. Because the voltage at Pin 5 is two

Digital control of the transconductance amplifier gain is done by converting the output of a DAC to a current flowing into Pin 5. Unfortunately most current output DACs sink rather than source current and do not have output

## APPLICATIONS INFORMATION

compliance compatible with Pin 5 of the LT1228. Therefore, the easiest way to digitally control the set current is to use a voltage output DAC and a voltage-to-current circuit. The previous voltage-to-current converter will take the output of any voltage output DAC and drive Pin 5 with a proportional current. The R, 2R CMOS multiplying DACs operating in the voltage switching mode work well on both single and split supplies with the above circuit.

Logarithmic control is often easier to use than linear control. A simple circuit that doubles the set current for each additional volt of input is shown in the voltage controlled state variable filter application near the end of this data sheet.

### Transconductance Amplifier Frequency Response


The bandwidth of the transconductance amplifier is a function of the set current as shown in the characteristic curves. At set currents below 100 $\mu$ A, the bandwidth is approximately:

$$-3\text{dB bandwidth} = 3 \cdot 10^{11} I_{\text{SET}}$$

The peak bandwidth is about 80MHz at 500 $\mu$ A. When a resistor is used to convert the output current to a voltage, the capacitance at the output forms a pole with the resistor. The best case output capacitance is about 5pF with  $\pm 15\text{V}$  supplies and 6pF with  $\pm 5\text{V}$  supplies. You must add any PC board or socket capacitance to these values to get the total output capacitance. When using a 1k resistor at the output of the transconductance amp, the output capacitance limits the bandwidth to about 25MHz.

The output slew rate of the transconductance amplifier is the set current divided by the output capacitance, which is 6pF plus board and socket capacitance. For example with the set current at 1mA, the slew rate would be over 100V/ $\mu$ s.

Transconductance Amp Small-Signal Response  
 $I_{\text{SET}} = 500\mu\text{A}$ ,  $R_1 = 50\Omega$



### CURRENT FEEDBACK AMPLIFIER

The LT1228 current feedback amplifier has very high noninverting input impedance and is therefore an excellent buffer for the output of the transconductance amplifier. The noninverting input is at Pin 1, the inverting input at Pin 8 and the output at Pin 6. The current feedback amplifier maintains its wide bandwidth for almost all voltage gains making it easy to interface the output levels of the transconductance amplifier to other circuitry. The current feedback amplifier is designed to drive low impedance loads such as cables with excellent linearity at high frequencies.

#### Feedback Resistor Selection


The small-signal bandwidth of the LT1228 current feedback amplifier is set by the external feedback resistors and the internal junction capacitors. As a result, the bandwidth is a function of the supply voltage, the value of the feedback resistor, the closed-loop gain and load resistor. The characteristic curves of bandwidth versus supply voltage are done with a heavy load (100 $\Omega$ ) and a light load (1k) to



## APPLICATIONS INFORMATION

show the effect of loading. These graphs also show the family of curves that result from various values of the feedback resistor. These curves use a solid line when the response has less than 0.5dB of peaking and a dashed line for the response with 0.5dB to 5dB of peaking. The curves stop where the response has more than 5dB of peaking.


**Current Feedback Amp Small-Signal Response**  
 $V_S = \pm 15V$ ,  $R_F = R_G = 750\Omega$ ,  $R_L = 100\Omega$




At a gain of two, on  $\pm 15V$  supplies with a  $750\Omega$  feedback resistor, the bandwidth into a light load is over 160MHz without peaking, but into a heavy load the bandwidth reduces to 100MHz. The loading has so much effect because there is a mild resonance in the output stage that enhances the bandwidth at light loads but has its Q reduced by the heavy load. This enhancement is only useful at low gain settings, at a gain of ten it does not boost the bandwidth. At unity gain, the enhancement is so effective the value of the feedback resistor has very little effect on the bandwidth. At very high closed-loop gains, the bandwidth is limited by the gain-bandwidth product of about 1GHz. The curves show that the bandwidth at a closed-loop gain of 100 is 10MHz, only one tenth what it is at a gain of two.

### Capacitance on the Inverting Input

Current feedback amplifiers want resistive feedback from the output to the inverting input for stable operation. Take care to minimize the stray capacitance between the output and the inverting input. Capacitance on the inverting input to ground will cause peaking in the frequency response (and overshoot in the transient response), but it does not degrade the stability of the amplifier. The amount of capacitance that is necessary to cause peaking is a function of the closed-loop gain taken. The higher the gain, the more capacitance is required to cause peaking. For example, in a gain of 100 application, the bandwidth can be increased from 10MHz to 17MHz by adding a 2200pF capacitor, as shown below.  $C_G$  must have very low series resistance, such as silver mica.



**Boosting Bandwidth of High Gain Amplifier with Capacitance On Inverting Input**



LT1228 • TA09

## APPLICATIONS INFORMATION


### Capacitive Loads

The LT1228 current feedback amplifier can drive capacitive loads directly when the proper value of feedback resistor is used. The graph of Maximum Capacitive Load vs Feedback Resistor should be used to select the appropriate value. The value shown is for 5dB peaking when driving a 1k load, at a gain of 2. This is a worst case condition, the amplifier is more stable at higher gains, and driving heavier loads. Alternatively, a small resistor (10Ω to 20Ω) can be put in series with the output to isolate the capacitive load from the amplifier output. This has the advantage that the amplifier bandwidth is only reduced when the capacitive load is present and the disadvantage that the gain is a function of the load resistance.

### Slew Rate


The slew rate of the current feedback amplifier is not independent of the amplifier gain configuration the way it is in a traditional op amp. This is because the input stage and the output stage both have slew rate limitations. The input stage of the LT1228 current feedback amplifier slews at about 100V/μs before it becomes nonlinear. Faster input signals will turn on the normally reverse biased emitters on the input transistors and enhance the slew rate significantly. This enhanced slew rate can be as much as 3500V/μs!

**Current Feedback Amp Large-Signal Response**  
 $V_S = \pm 15V$ ,  $R_F = R_G = 750\Omega$  Slew Rate Enhanced



The output slew rate is set by the value of the feedback resistors and the internal capacitance. At a gain of ten with a 1k feedback resistor and ±15V supplies, the output slew rate is typically 500V/μs and -850V/μs. There is no input stage enhancement because of the high gain. Larger feedback resistors will reduce the slew rate as will lower supply voltages, similar to the way the bandwidth is reduced.

**Current Feedback Amp Large-Signal Response**  
 $V_S = \pm 15V$ ,  $R_F = 1k$ ,  $R_G = 110\Omega$ ,  $R_L = 400\Omega$



### Settling Time

The characteristic curves show that the LT1228 current feedback amplifier settles to within 10mV of final value in 40ns to 55ns for any output step less than 10V. The curve of settling to 1mV of final value shows that there is a slower thermal contribution up to 20μs. The thermal settling component comes from the output and the input stage. The output contributes just under 1mV/V of output change and the input contributes 300μV/V of input change. Fortunately the input thermal tends to cancel the output thermal. For this reason the noninverting gain of two configuration settles faster than the inverting gain of one.

## APPLICATIONS INFORMATION

### Power Supplies

The LT1228 amplifiers will operate from single or split supplies from  $\pm 2V$  (4V total) to  $\pm 18V$  (36V total). It is not necessary to use equal value split supplies, however the offset voltage and inverting input bias current of the current feedback amplifier will degrade. The offset voltage changes about  $350\mu V/V$  of supply mismatch, the inverting bias current changes about  $2.5\mu A/V$  of supply mismatch.

### Power Dissipation

The worst case amplifier power dissipation is the total of the quiescent current times the total power supply voltage plus the power in the IC due to the load. The quiescent supply current of the LT1228 transconductance amplifier is equal to 3.5 times the set current at all temperatures. The quiescent supply current of the LT1228 current feedback amplifier has a strong negative temperature coefficient and at  $150^\circ C$  is less than 7mA, typically only 4.5mA. The power in the IC due to the load is a function of the output voltage, the supply voltage and load resistance. The worst case occurs when the output voltage is at half supply, if it can go that far, or its maximum value if it cannot reach half supply.

For example, let's calculate the worst case power dissipation in a variable gain video cable driver operating on  $\pm 12V$  supplies that delivers a maximum of 2V into  $150\Omega$ . The maximum set current is 1mA.

$$P_D = 2V_S (I_{S_{MAX}} + 3.5I_{SET}) + (V_S - V_{O_{MAX}}) \frac{V_{O_{MAX}}}{R_L}$$

$$P_D = 2 \cdot 12V \cdot [7mA + (3.5 \cdot 1mA)] + (12V - 2V) \frac{2V}{150\Omega}$$

$$= 0.252 + 0.133 = 0.385W$$

The total power dissipation times the thermal resistance of the package gives the temperature rise of the die above ambient. The above example in SO-8 surface mount package (thermal resistance is  $150^\circ C/W$ ) gives:

$$\text{Temperature Rise} = P_D \theta_{JA} = 0.385W \cdot 150^\circ C/W$$

$$= 57.75^\circ C$$

Therefore the maximum junction temperature is  $70^\circ C + 57.75^\circ C$  or  $127.75^\circ C$ , well under the absolute maximum junction temperature for plastic packages of  $150^\circ C$ .

## TYPICAL APPLICATIONS

### Basic Gain Control

The basic gain controlled amplifier is shown on the front page of the data sheet. The gain is directly proportional to the set current. The signal passes through three stages from the input to the output.

First the input signal is attenuated to match the dynamic range of the transconductance amplifier. The attenuator should reduce the signal down to less than 100mV peak. The characteristic curves can be used to estimate how much distortion there will be at maximum input signal. For single ended inputs eliminate R2A or R3A.

The signal is then amplified by the transconductance amplifier ( $g_m$ ) and referred to ground. The voltage gain of the transconductance amplifier is:

$$g_m \cdot R1 = 10 \cdot I_{SET} \cdot R1$$

Lastly the signal is buffered and amplified by the current feedback amplifier (CFA). The voltage gain of the current feedback amplifier is:

$$1 + \frac{R_F}{R_G}$$

The overall gain of the gain controlled amplifier is the product of all three stages:


$$A_V = \left( \frac{R3}{R3 + R3A} \right) \cdot 10 \cdot I_{SET} \cdot R1 \cdot \left( 1 + \frac{R_F}{R_G} \right)$$

More than one output can be summed into R1 because the output of the transconductance amplifier is a current. This is the simplest way to make a video mixer.




## TYPICAL APPLICATIONS

### Video Fader



The video fader uses the transconductance amplifiers from two LT1228s in the feedback loop of another current feedback amplifier, the LT1223. The amount of signal from each input at the output is set by the ratio of the set currents of the two LT1228s, not by their absolute value. The bandwidth of the current feedback amplifier is inversely proportional to the set current in this configuration. Therefore, the set currents remain high over most of the pot's range, keeping the bandwidth over 15MHz even when the signal is attenuated 20dB. The pot is set up to completely turn off one LT1228 at each end of the rotation.

### Video DC Restore (Clamp) Circuit




The video restore (clamp) circuit restores the black level of the composite video to zero volts at the beginning of every line. This is necessary because AC coupled video changes DC level as a function of the average brightness of the picture. DC restoration also rejects low frequency noise such as hum.

The circuit has two inputs: composite video and a logic signal. The logic signal is high except during the back porch time right after the horizontal sync pulse. While the logic is high, the PNP is off and  $I_{SET}$  is zero. With  $I_{SET}$  equal to zero the feedback to Pin 2 has no affect. The video input drives the noninverting input of the current feedback amplifier whose gain is set by  $R_F$  and  $R_G$ . When the logic signal is low, the PNP turns on and  $I_{SET}$  goes to about 1mA. Then the transconductance amplifier charges the capacitor to force the output to match the voltage at Pin 3, in this case zero volts.

This circuit can be modified so that the video is DC coupled by operating the amplifier in an inverting configuration. Just ground the video input shown and connect  $R_G$  to the video input instead of to ground.

## TYPICAL APPLICATIONS

### Single Supply Wien Bridge Oscillator




In this application the LT1228 is biased for operation from a single supply. An artificial signal ground at half supply voltage is generated with two 10k resistors and bypassed with a capacitor. A capacitor is used in series with  $R_G$  to set the DC gain of the current feedback amplifier to unity.

The transconductance amplifier is used as a variable resistor to control gain. A variable resistor is formed by driving the inverting input and connecting the output back to it. The equivalent resistor value is the inverse of the  $g_m$ . This works with the 1.8k resistor to make a variable attenuator. The 1MHz oscillation frequency is set by the Wien bridge network made up of two 1000pF capacitors and two 160Ω resistors.

For clean sine wave oscillation, the circuit needs a net gain of one around the loop. The current feedback amplifier has a gain of 34 to keep the voltage at the transconductance amplifier input low. The Wien bridge has an attenuation of

3 at resonance; therefore the attenuation of the 1.8k resistor and the transconductance amplifier must be about 11, resulting in a set current of about 600μA at oscillation. At start-up there is no set current and therefore no attenuation for a net gain of about 11 around the loop. As the output oscillation builds up it turns on the PNP transistor which generates the set current to regulate the output voltage.

### 12MHz Negative Resistance LC Oscillator




This oscillator uses the transconductance amplifier as a negative resistor to cause oscillation. A negative resistor results when the positive input of the transconductance amplifier is driven and the output is returned to it. In this example a voltage divider is used to lower the signal level at the positive input for less distortion. The negative resistor will not DC bias correctly unless the output of the transconductance amplifier drives a very low resistance. Here it sees an inductor to ground so the gain at DC is zero. The oscillator needs negative resistance to start and that is provided by the 4.3k resistor to Pin 5. As the output level rises it turns on the PNP transistor and in turn the NPN which steals current from the transconductance amplifier bias input.


# TYPICAL APPLICATIONS

## Filters

### Single Pole Low/High/Allpass Filter



### Allpass Filter Phase Response




Using the variable transconductance of the LT1228 to make variable filters is easy and predictable. The most straight forward way is to make an integrator by putting a capacitor at the output of the transconductance amp and buffering it with the current feedback amplifier. Because the input bias current of the current feedback amplifier must be supplied by the transconductance amplifier, the set current should not be operated below 10µA. This limits the filters to about a 100:1 tuning range.

The Single Pole circuit realizes a single pole filter with a corner frequency ( $f_c$ ) proportional to the set current. The

values shown give a 100kHz corner frequency for 100µA set current. The circuit has two inputs, a lowpass filter input and a highpass filter input. To make a lowpass filter, ground the highpass input and drive the lowpass input. Conversely for a highpass filter, ground the lowpass input and drive the highpass input. If both inputs are driven, the result is an allpass filter or phase shifter. The allpass has flat amplitude response and 0° phase shift at low frequencies, going to -180° at high frequencies. The allpass filter has -90° phase shift at the corner frequency.

## TYPICAL APPLICATIONS

### Voltage Controlled State Variable Filter



The state variable filter has both lowpass and bandpass outputs. Each LT1228 is configured as a variable integrator whose frequency is set by the attenuators, the capacitors and the set current. Because the integrators have both positive and negative inputs, the additional op amp normally required is not needed. The input attenuators set the circuit up to handle  $3V_{P-P}$  signals.

The set current is generated with a simple circuit that gives logarithmic voltage to current control. The two PNP transistors should be a matched pair in the same package


for best accuracy. If discrete transistors are used, the 51k resistor should be trimmed to give proper frequency response with  $V_C$  equal zero. The circuit generates  $100\mu\text{A}$  for  $V_C$  equal zero volts and doubles the current for every additional volt. The two 3k resistors divide the current between the two LT1228s. Therefore the set current of each amplifier goes from  $50\mu\text{A}$  to  $800\mu\text{A}$  for a control voltage of 0V to 4V. The resulting filter is at 100kHz for  $V_C$  equal zero, and changes it one octave/V of control input.



# PACKAGE DESCRIPTION




Please refer to <http://www.linear.com/designtools/packaging/> for the most recent package drawings.

## N Package 8-Lead PDIP (Narrow .300 Inch) (Reference LTC DWG # 05-08-1510 Rev I)



NOTE:  
1. DIMENSIONS ARE  $\frac{\text{INCHES}}{\text{MILLIMETERS}}$   
\*THESE DIMENSIONS DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS.  
MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED .010 INCH (0.254mm)

## S8 Package 8-Lead Plastic Small Outline (Narrow .150 Inch) (Reference LTC DWG # 05-08-1610 Rev G)



NOTE:  
1. DIMENSIONS IN  $\frac{\text{INCHES}}{\text{MILLIMETERS}}$   
2. DRAWING NOT TO SCALE  
3. THESE DIMENSIONS DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS.  
MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED .006" (0.15mm)  
4. PIN 1 CAN BE BEVEL EDGE OR A DIMPLE

S08 REV G 0212

**REVISION HISTORY** (Revision history begins at Rev D)


REV	DATE	DESCRIPTION	PAGE NUMBER
D	06/12	Updated Order Information table to new format Clarified units used in $g_m = 10 \cdot I_{SET}$ relationship	2 9






## TYPICAL APPLICATIONS


### RF AGC Amplifier (Leveling Loop)



### Inverting Amplifier with DC Output Less Than 5mV



### Amplitude Modulator



## RELATED PARTS

PART NUMBER	DESCRIPTION	COMMENTS
LT1227	140MHz Current Feedback Amplifier	1100V/ $\mu$ s Slew Rate, 0.01% Differential Gain, 0.03% Differential Phase
LT1251/LT1256	40MHz Video Fader	Accurate Linear Gain Control: $\pm 1\%$ Typ, $\pm 3\%$ Max
LT1399	400MHz Current Feedback Amplifier	800V/ $\mu$ s Slew Rate, 80mA Output Current






**ภาคผนวก ข**

**บทความวิจัยที่ได้รับการตีพิมพ์**

## บทความวิจัยที่ได้รับการตีพิมพ์

- [1] **Atichaya Klungtong**, Wanchalerm Chanwattanapong, Virote Pirajnanchai, and Paitoon Rakluea, “Simulation All-Pass Filter using OTA-URC.” **International Conference on Modeling and Simulation Technology (JSST2011)**, Tokai University Takanawa Campus, Tokyo, Japan, 22-23 October 2011, pp. 447-450.
- [2] **Atichaya Klungtong**, Supachai Klungtong, Virote Pirajnanchai, and Paitoon Rakluea, “Current-Controllable Square/Triangular Waveform Generators using Operational Transconductance Amplifier and Uniform Distributed RC.” **International Conference on Circuits, System and Simulation (ICCSS 2011)**, Bangkok, Thailand, 28-29 May 2011. pp.207-211.
- [3] **Attiya Khwanphrai**, Virote Pirajnanchai, and Paitoon Rakluea, “Current Mode All-pass Filter using CDTA-URC.” **The 29th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2014)**, Phuket, Thailand, 1-4 July 2014. pp.130-134.



## Simulation All-Pass Filter using OTA-URC

Atichaya Klungtong, Wanchalerm Chanwattanapong, Virote Pirajanchai and Paitoon Rakluea

Department of Electronics and Telecommunication Engineering, Faculty of Engineering,  
 Rajamangala University of Technology Thanyaburi, 12110, Thailand  
 atichaya@hotmail.com, virote.p@en.mutt.ac.th

**Abstract**—This paper present voltage-mode all-pass filter circuit include operational transconductance amplifier (OTA) and uniform distributed RC (URC).The advantage features of the proposed circuit are that: the circuit topologies are very simple consisting of 2 OTA and 1 URC, high frequency supported, good stability and low sensitivities. In addition, the higher filtering frequency response ( $\omega$ ) can be obtained through adjusting bias current of OTA and change capacitance parameter of URC without affecting its quality factor ( $Q_p$ ) stability. For simply application, this is good in cascability of voltage-mode circuit and suitable for integrated circuit implementation.the characteristics of the proposed network are simulated using PSpice and its results are in agreement with the theory.

**Keywords**—all-pass filter, voltage-mode, operational transconductance amplifier, uniform distributed RC

### 1 Introduction

Many all-pass filter circuits employing OTA has been reported in the literature [1]-[3] and URC filter reported in literature [4]-[7]. The proposed circuit using OTA has exhibited some advantages in the circuit design, such as a wide tunable range and powerful ability to generate various circuits. In addition, the proposed circuit using the passive device is uniform distributed RC (URC). The URC devices have several advantages over lumped RC element network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. For instance, one capacitive layer, double capacitive layers and multi layers thin-film structure. The structure of the general URC consists of layers of conductor layers, resistive layers and dielectric layers were combinations are sandwich in many permutations. The resistive layers or conductive layers may be contacted at various points around their edges [8]. Other advantages of URC devices are applied to active filters. The feature of circuit has advantage over the circuit [1]-[3], its all-pass filter circuit using low-voltage ( $\pm 2V$ ) and high frequency supported.

### 2 Circuit Description

#### 2.1 Uniform Distributed RC

It is know that the uniformly distributed RC element (URC) have several advantage over lumped RC network. The structure of distributed RC element in thin-film or LSI technology is built using smaller substrate area, less isolation and parasitic problem at high frequency. Distributed RC elements may have many form structure [8]. The structure and circuit symbol of uniformly distributed RC elements (URC) is illustrated in Fig.1(a).




Fig. 1. (a) A uniformly distributed RC section, (b) Symbolic and its equivalent lumped  $\pi$  network.

Fig.1(b) shows the symbolic and equivalent lumped  $\pi$  type network circuit of URC. The admittance parameter  $[Y_{ij}]$  of the two port network URC in Fig.1(b) is given as follows:

$$\begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} = X \begin{bmatrix} Y & -1 & -(Y-1) \\ -1 & Y & -(Y-1) \\ -(Y-1) & -(Y-1) & 2(Y-1) \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (1)$$

when  $X = \frac{P}{R \sinh P}$ ,  $Y = \cosh P$  and  $P = \sqrt{sRC}$

where  $R$  and  $C$  parameters are the value of the total resistance and capacitance of the capacitive URC, respectively and  $s$  is the complex frequency variable.

#### 2.2 Approximated URC

The uniform distributed RC (URC) are approximated by the ladder lumped RC elements of  $\pi$  type or T type 10 sections [4]. The approximated URC  $\pi$  type or T type are shown in Fig.2 and Fig.3, respectively.




Fig. 2.  $\pi$ -type approximated uniform distributed RC (URC)




Fig. 3. T-type approximated uniform distributed RC (URC)

#### 2.3 Operational Transconductance Amplifier (OTA)

OTA is a transconductance type device, which means that the input voltage controls an output current by means of the device transconductance, labelled  $g_m$ . This makes the OTA voltage-controlled current source (VCCS), which is in contrast to the conventional op-amp, which is a voltage-controlled voltage source (VCVS). What is important and useful about the OTA's transconductance parameter is that it is controlled by an external current, the amplifier DC bias current,  $I_B$ , so that one obtains

$gm=10I_B$ , when used LT1228. From this externally controlled transconductance, the output current as a function of the applied voltage difference between the two input pins, labelled  $V_1$  and  $V_2$ , is given by

$$I_{Out} = gm(V_1 - V_2) \quad (2)$$

Clearly, an output voltage can be derived from this current by simply driving a resistive load. The port relation of the ideal OTA as shown in Fig. 4(a) and equivalent circuit of the ideal OTA is shown in Fig. 4(b).




Fig. 4: (a) OTA Symbol (b) Equivalent circuit

### 3 Proposed Circuit

The realization of the proposed all-pass network filter circuit using OTA-URC is shown in Fig.5. The circuit comprises 2 OTA and 1 URC. From this point of view, the proposed structure is simpler than the other existing all-pass realizations [2]-[4].




Fig. 5. All-pass filter proposed circuit.

The all-pass circuit transfer function is given as follows.

$$T(s) = \frac{V_o}{V_{in}} = \frac{gm_1 gm_2 P \sinh P + gm_1 P \cosh P - gm_2 P}{\alpha(P - R \sinh P) + gm_1 \delta - 2\sigma gm_2 \sinh P - P\sigma^2} \quad (3)$$

When

$$\sigma = \cosh P - 1, \quad \alpha = \frac{P^2 \cosh P}{R^2 \sinh^2 P} \quad \text{and} \quad \delta = gm_2 R \sinh P + P\sigma$$

From Eq.(3) the frequency response ( $\omega$ ) and quality factor ( $Q_p$ ) of circuit are given by

$$\omega = \sqrt{\frac{gm_1 gm_2}{CR}}, \quad Q_p = \sqrt{\frac{gm_1}{gm_2}} \quad (4)$$

The  $Q$ -factor ( $Q_p$ ) is determined by the transconductance ratio,  $gm_1/gm_2$ . The most sensitive parameter,  $\omega$ , is a function of the transconductance-capacitance ratio,  $gm/CR$ .

### 4 All-Pass Filter Simulation Result

The simulation by PSpice of the frequency response and phase response is shown in Fig.6. The URC is approximated by the ladder lumped RC elements of 10 sections shown in Fig.2, and the OTA using LT1228. The OTA<sub>1</sub> and OTA<sub>2</sub> were set  $V_{CC} \pm 2V$ ,  $I_{B1}=10mA$  and  $I_{B2}=20mA$ . It can be supported high frequency by adjusting bias current of OTAs and change capacitance parameter of URC. Fig.7 shows the simulated an all-

pass filter response when the DC bias current ( $I_{B1}$  and  $I_{B2}$ ) were simultaneously adjusted for  $I_{B1}$  value 10mA, 15mA and 20mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ , respectively. That when adjustable the capacitance of URC decreased the frequency response result of the filter circuit are increases and the frequency increases when the bias current higher. This result can confirm that the proposed circuit can be controlled electronically the natural frequency by varying a bias current of OTA. The electronic tuning of the bias current for different capacitor values are shown in Fig. 8 and Fig. 9.




Fig. 6. Gain and phase responses All-pass filter circuit.




Fig. 7. Frequency and phase responses for different values of  $I_{B1}$  and  $I_{B2}$




Fig. 8. Frequencies various capacitances




Fig. 9. Frequencies various bias current and capacitances



## 8 Conclusion

We have proposed all-pass filter circuit using OTA-*URC*. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, low voltage and can be support high frequency. The frequency response can be tuned electronically via bias currents of OTAs. The simulation results are in reasonably good agreement with the theoretical. The proposed circuit in this paper can be suitable for fabrication the VLSI circuit, portable electronic circuit such as communication devices.

## Acknowledgements

The authors would like to thank the anonymous reviewers for their helpful comments and suggestions and bringing to the attention of the authors important references which have considerably helped in improving of our work. The authors are also very grateful to Mr. Supachai Klungtong and Assoc. Dr. Kanok Janchitrapongvej for helped in revising our work.

## References

- [1] P.Prommee, K.Angkacaw, J.Chanwutitum and K.Dejhan, Dual Input All-Pass Networks Using MO-OTA and its Application, ECTI-CON 2007, Thailand, pp. 129-132, 2007.
- [2] A.U. Keskin, K.pal and E. Hancioglu, Resistorless first-order all-pass filter with electronic tuning, Int.J. Electron. Commun. (AEU), Vol.62, pp. 304-306, 2008.
- [3] B.P. DAS, N. Watson, Y. Liu, Simulation of Voltage Controlled Tunable All Pass Filter using LM13700 OTA, Int.J. Electric&Com Eng, Vol.6, pp. 322-326, 2010.
- [4] Prakit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Yasoji Suzuki and Kanok Janchitrapongvej, Active LPF using Uniformly Distributed RC Line, APSBC-2000, Thailand, pp.62-84, 2000.
- [5] M. Teramoto, S. Sudo and K. Janchitrapongvej, Realization of the active Low pass filter using *URC* lines, ICEE, pp 89-54, 1989.
- [6] S.Klungtong, V.Pirajanchai, P.Raklua and K.Janchitrapongvej, Voltage-Mode Universal Biquadratic Filters using OTA-*URC*, ICSAP-2011, Singapore, pp. 67-70, 2011.
- [7] Virote Pirajanchai Supachai Luangphakorn and Kanok Janchitrapongvej, Design all-pass transfer function configuration using a notch distributed RC network, SPPR'07, 2007.
- [8] M.S. Ghausi, J. J. Kelly, Introduction to Distributed Parameter Networks, 1968 Holt Rinchart and Winston, Inc.

## Current-Controllable Square/Triangular Waveform Generators using Operational Transconductance Amplifier and Uniform Distributed RC

Atichaya Klungtong<sup>1</sup>\*, Supachai Klungtong, Virote Pirajanchai and Paitoon Rakluea

<sup>1</sup> Faculty of Engineering, Rajamangala University of Technology Thanyaburi, 12110, Thailand

**Abstract.** This article presents the square/triangular waveform generators circuit. Its scheme is principally composed of two operational transconductance amplifiers (OTAs) and single-layer uniform distributed RC (URC). The features of the proposed circuit are that, its output waveform width and height can be independently controlled by the OTAs bias currents, which is not dependent on power supply level and schematic is simple. In addition, characteristics of proposed square/triangular waveform generators circuit and its application are simulated by the PSpice program and they are in agreement with the theory.

**Keywords:** square/triangular waveform generator, operational transconductance amplifier, uniform distributed RC

### 1. Introduction

Square and triangular waveform generators with current-controllable frequency have a wide range of applications in signal processing, communication system, instrumentation and measurement system. Such generators can be easily realized by using an operational transconductance amplifier (OTA). Several topologies for wave form generators have been reported in the literature [1]-[4]. The design uses OTAs as switching element and controls the frequency by DC bias current. Typically, the pulse waveform generators are employed to implement such function. It is composed of voltage comparator, timing resistor and timing capacitors. The basic operation of this circuit is RC series network. With the provided voltage source, the capacitor is charged and discharged where the voltage across capacitor rises and falls exponentially. When the charged voltage reaches and upper threshold level, it results in changing of the waveform state. The positive output waveform is then generated. The height of output waveform depends on the supply's voltage whereas the waveform width is directly proportional to the RC time constant. However, it is interesting to mention about some disadvantages of the conventional waveform generators circuit. Firstly, the input waveform width has an effect on the operation of the circuit. Namely, most circuit requires the input waveform width to be either wider or narrower than the output waveform width. Secondly, the output pulse height of most circuit cannot be electronically adjusted which is important in some application.

In this paper, the square/triangular waveform generators circuit using operational transconductance amplifiers (OTAs) and single layer uniform distributed RC (URC) is presented where its output waveform width and height can be electronically tuned and frequency controls by any capacitance of URC circuit. The proposed circuit scheme is composed of two OTAs and one single layer URC. An OTA provides a highly linear electronic and a wide tunable range of the transconductance gain. The characteristics URC elements have several advantages over lumped RC network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. [5] For instance, single layer capacitive, double layers capacitive and multi layer thin-film structure. The

\* Corresponding author. Tel.: +66 804411495; fax: +66 29828769.  
E-mail address: atichaya@hotmail.com and supachaik@gmail.com

structure of the general URC consists of layers of conductors, resistive layer and dielectrics can be sandwiched together in many permutations. The resistive or conductive layers may be contacted at various points around their edges. Other advantages are applied to active filters. For instance single capacitive layer URC [6] and double capacitive layers in the conjunction with amplifier in literatures [7], [8].

## 2. Circuit Description

### 2.1. Operational Transconductance Amplifier (OTA)

The operation transconductance amplifier (OTA) is a transconductance type device, which means that the input voltage controls an output current by means of the device transconductance, labelled  $g_m$ . This makes the OTA voltage-controlled current source (VCCS), which is in contrast to the conventional op-amp, which is a voltage-controlled voltage source (VCVS). What is important and useful about the OTA's transconductance parameter is that it is controlled by an external current, the amplifier bias current,  $I_B$ , so that one obtains  $g_m = I_B / 2V_T$ , where  $V_T$  is the thermal voltage (26mv) [9]. From this externally controlled transconductance, the output current as a function of the applied voltage difference between the two input pins, labelled  $V_1$  and  $V_2$ , is given by

$$I_o = g_m (V_1 - V_2) \quad (1)$$

Clearly, an output voltage can be derived from this current by simply driving a resistive load. The port relation of OTA as shown in Fig. 1(a) and equivalent circuit of the ideal OTA is shown in Fig. 1(b).




Fig. 1: (a) OTA Symbol (b) Equivalent circuit

### 2.2. Grounded Uniformly Distributed RC (URC)

A grounded URC is a symmetric two-port linear element characterized by resistance per-unit length  $R_0$  in  $\Omega/m$ , its capacitance per-unit length  $C_0$  in F/m and its total length  $L$ . It is symbolically represented by the T network of Fig.2. The total resistance and capacitance URC are  $R = R_0L$  and  $C = C_0L$ , respectively. The time constant  $\tau$  is defined as.

$$\tau = R_0 C_0 L^2 = RC \quad (2)$$

and is a measure of the propagation delay along the body of the URC. For frequencies much smaller than  $1/\tau$  the URC behaves like a lumped RC element. The URC accepts all two port descriptions; in particular, if  $Z_0$  is its driving impedance and  $Z_m$  is its transimpedance, we have

$$\begin{bmatrix} V_1 \\ V_2 \end{bmatrix} = \begin{bmatrix} Z_0 & Z_m \\ Z_m & Z_0 \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} \quad (3)$$




Fig. 2: (a) A Uniformly Distributed RC section, (b) are symbolic and its equivalent lumped T network





The two linear equations (3), relating the four variables  $V_1$ ,  $I_1$ ,  $V_2$  and  $I_2$  of the two-port, are independent. Two URCs are called commensurate [10] if they equal time constants. Pairs of commensurate URC have been used widely in past works.

### 2.3. Waveforms Generator

The proposed circuit has been modified form astable multivibrator circuit [10]-[12] which is shown in Fig.3 (a). The operation of this circuit is thus first given. It is assumed that the realization of the circuit based on CMOS transistor. Basically, the OTA serves as an adjustable resistor, which is controlled by bias current ( $I_B$ ), where the Op-Amp, the capacitor C and the resistors  $R_1$ ,  $R_2$  construct an inverting Schmitt trigger circuit. Based on periodic charge/discharge operation of the capacitor, the triangular wave  $V_C(t)$  and the square wave  $V_O(t)$  are then generated as illustrated in Fig.3(b) where the oscillated frequency is given by

$$f = \frac{g_m}{4kC} \quad \text{where } k = \frac{R_1}{R_1 + R_2} \quad (4)$$

As shown in Fig.3 (b),  $V_{OH}$  and  $V_{OL}$  represent positive and negative saturation voltages of  $V_O(t)$ , respectively, whereas  $V_{IH}$  and  $V_{IL}$  are respectively positive and negative threshold voltage of the Op-Amp non-inverting node.




Fig. 3: (a) Basic pulse generator circuit, (b) Circuit's signal

### 3. Waveform Generators Proposed Circuit

Based on the circuit illustrated in Fig. 3(a), it is applied for proposed square/triangular waveform generators. The circuit modified by replacing the Op-Amp with the OTA2, URC and modifies the circuit structure as shown in Fig.4 (a). When the OTA2 is in saturation mode, the peak to peak amplitude of output signal is given by

$$V_{O1}(t)_{pp} = 2I_{B1}Z_0 \quad (5)$$

$$V_{O2}(t)_{pp} = 2I_{B2}Z_m \quad (6)$$

Implying that the amplitude can be electronically adjusted by the bias current  $I_{B1}$  and  $I_{B2}$ . In addition, the frequency can be controllable by the parameters of passive element value URC. The input signal  $V_{2OTA1}(t)$  and  $V_{1OTA1}(t)$  are fed into the output node of the OTA2 and capacitance node of the URC, respectively. At the initial state, the inverting node of the OTA2 is connected to the ground. It causes the output voltage  $V_{O1}(t)$  to be  $+I_{B1}Z_0$ . Let us consider the OTA2,  $V_{O2}(t)$  is equal to  $+I_{B2}Z_m$ . When the positive rising edge of the input signal is present and maximum voltage level is greater than  $V_{O1}(t)$ ,  $V_{O2}(t)$  then changes to negative saturation voltage  $-I_{B2}Z_m$  causing  $V_{O1}(t)$  converts to negative saturation voltage  $-I_{B1}Z_0$ . With the negative voltage level of  $V_{O1}(t)$ , resulting in discharging process of URC capacitance by  $I_{B1}$ . The voltage across URC capacitance,  $V_{URC}(t)$  is thus linearly decreased. When  $V_{URC}(t)$  reaches to voltage level that is less than  $-I_{B2}Z_m$ ,  $V_{O1}(t)$  and  $V_{O2}(t)$  are again converted to positive voltage  $+I_{B1}Z_0$  and  $+I_{B2}Z_m$ , respectively. The described circuit operation is illustrated by timing diagram given in Fig.4 (b). The output pulse width of the proposed circuit is

$$T = C_0 R_0 L^2 \sqrt{\frac{I_{B2}}{I_{B1}}} \quad (7)$$

where its height is defined by

$$V_{O1}(t)_{pp} = 2I_{B1}Z_0 \quad (8)$$

Both (7) and (9) express that the waveform's width and height of this circuit are electrically tunable which are adjusted by the bias current  $I_{B1}$  and/or  $I_{B2}$ , respectively. As can be seen, the advantage of the proposed scheme is focused on the ability of electronic control.




Fig. 4: (a) The square/triangular waveform generators proposed circuit  
(b) The OTA-URC square waveform proposed circuit

#### 4. Simulation Results

The proposed square/triangular waveform generators of Fig.4 (a) was simulated with PSpice using the LM13700 OTA simplified model, and The URC is approximated by the ladder lumped RC elements of 10 sections, The proposed circuit using two OTA and one URC. A typical output triangular waveform obtained from the simulation of the circuit (with the total capacitance  $C=400\text{nF}$  and the total resistance  $R=2\text{M}\Omega$ ) are shown in Fig.5 along with the square wave generated at the output of the astable multivibrator. The frequency of the waveforms in this case found to be 0.8 kHz. This result is in good agreement with the frequency 0.8 kHz calculate using the derived analytical formula given by (7)




Fig. 5: (a) Output signal waveform generator  $V_{O2}(t)$ , (b) Square waveform generator output signal  $V_{O1}(t)$ , Triangular waveform generator differential output signal  $V_{O1}(t)$  and  $V_{O2}(t)$

Next, the ability of electrically amplitude control and pulse width control is demonstrated in Fig.6. For pulse width adjustment,  $I_{B1}$  and  $I_{B2}$  are varied as shown the x-axis.




Fig. 6: Variation of time period at  $V_{O1}(t)$  for variation in bias current

## 5. Conclusion

In this paper, a new square/ triangular waveform generators using operational transconductance amplifiers (OTA) and uniform distributed RC (URC) with independent control of frequency and amplitude has been presented. It is shown that the simulation results confirm well with the theoretical analysis that matches very closely. This Circuit can be expected to find wider applications in many applied electronics circuit, communications circuit, instrumentation, and signal processing applications.

## 6. References

- [1] W.S. Chung, H. Kim, H.W. Cha, and H.J. Kim, "Triangular/Square- wave generator with independently controllable frequency and amplitude," IEEE Transactions Instrumentation and Measurement, Vol.54, No.1, pp.105-109, 2005
- [2] P. Tuwanut, J. Koseeyaporn and P. Wardkein., " A Novel Monostable Multivibrato Circuit." in IEEE TENCON-2005, 2005, pp. 1-4.
- [3] W.S. Chung, H. Kim, H.W. Cha, and H.J. Kim, "Current-Controllable Monostable Multivibrator using OTAs," IEEE Transactions on circuits and system-I:Fundamental theory and applications., Vol. 49, No.5, pp. 703-705, May 2002.
- [4] H.C. Chien and Y.K Lo, "OTA-based monostable multivibrators with current tuning properties," Microelectronic Journal, 2010.
- [5] M.S. Ghausi. T.J. Kelly, "Introduction to Distributed Parameter Network with Application to Integrated Circuits" pp.271, H.R.Andwinston. INC
- [6] Prakit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Tasoji Suzuki and Kanok Janchitrapongveg, "Active LPF Using Uniformly Distributed RC Line" APSBC2000 Proceeding, KMITL, Thailand, Pages 62-64. Dec.2000
- [7] M.Teramoto, S.Sudo, Y.Suzuki and M.Koide, "On the Design of the Active low pass Filter using Double Layers Uniformly Distributed RC Line," IIC-CSCC'95, 1995
- [8] S.Sudo, et.al, "Active LPF. With Transmission Zero using Double Capacitive Layers Uniformly Distributed RC Line," CAS 96-49, NLP, 96-87 (1996-09)
- [9] Adel S. Sedra, Kenneth Smith, "Microelectronic Circuit Sedra/Smith," Oxford University Press
- [10] Paul P.Sotiriadis and Yannis Tsividis, "Integrators Using a Single Distributer RC Element," ISCAS2002, vol.2, pp.II-21-II-24, 2002.
- [11] Won-Sup Chung, Hyeong-Woo Cha and Hee-Jun Kim, "Triangular/ Square-Wave Generator with Independently Controllable Frequency and Amplitude," IEEE Trans. Instrumentation and Measurement, vol.54, No.1, Feb.2005
- [12] Montree Siripruchyanun and Paramote Wardkein, "A Fully independently Adjustable, Integrable Simple Current Controlled Oscillator and Derivative PWM Signal Generator," IEICE Trans. Fundamentals, vol.E86-A, pp.3119-3126, Dec.2003

# Current Mode All-pass Filter using CDTA-URC

Attiya Khwanphrai<sup>1</sup>

Dept. of Electronics and Telecommunication Engineering,  
Faculty of Engineering, Rajamangala University of  
Technology Thanyaburi, 12110, Thailand  
attiyak@gmail.com<sup>1</sup>

Virote Pirajnanchai<sup>2</sup> and Paitoon Raklua<sup>3</sup>

Dept. of Electronics and Telecommunication Engineering,  
Faculty of Engineering, Rajamangala University of  
Technology Thanyaburi, 12110, Thailand  
virote.p@en.rmutt.ac.th<sup>2</sup>, p\_ruglure@hotmail.com<sup>3</sup>

**Abstract**— This paper presents the design method for current-mode all-pass filter circuit using Current Differencing Transconductance Amplifier (CDTA) and Uniform Distributed RC (URC). The frequency response parameters can be adjusted through electronics controllability without affecting the circuit's quality factor. The performance of the proposed filter circuit was simulated by PSpice. The circuit is advantage that there is good magnitude response and low sensitivities of less than one unit. The simulation results are in good agreement with the theoretical calculations. The proposed circuit is very suitable to further develop into a VLSI circuit for communication and signal processing.

**Keywords**—current-mode; all-pass filter; CDTA; URC; quality factor

## I. INTRODUCTION

In the area of analogue filter circuits design method, much research has been conducted on the voltage-mode and current-mode circuits, as reported in the literature [1]-[4]. However, some applications may intend to connect the voltage-mode circuit with the current-mode circuit. Thus, circuits are worthy of research and presented for the use of any filtering requirement, which is compatible with microelectronic systems applications. This includes controls system, voice circuit, and data communications. The proposed circuit using CDTA has exhibited some advantages in the circuit design, such as a wide tunable range and powerful ability to generate various circuits. The passive device using uniform distributed RC (URC).

The URC devices have several advantages over lumped RC element network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have a variety of structures one capacitive layer structure, double capacitive layer structure, and multilayer thin-film structures. The URC structure consists of conductor layer, resistive and dielectric layer, which were combined in sandwich type. The resistive layers or conductive layers may be put in contact at various points around their edges. Other advantages of URC devices are applied to active filters, as shown by For instance, single capacitive layer URC circuits reported in the literature [5], [6] and double capacitive layers (DURC) reported in the literature [7], [8].

This paper introduces an all-pass filter circuit capable of working in current-mode and allowing adjustments of frequency response via current-controllable of CDTA transconductance gains. The proposed circuit simulated results

using PSpice and implementation is achieved using 2 CDTAs and 1 URC single layer types.

## II. CIRCUIT DESCRIPTION

### A. Current Differencing Transconductance Amplifier (CDTA)

The electrical symbol of the CDTA is shown in Fig.1 (a), where p and n are input terminals, z and x are output terminals. The terminal relations of the CDTA can be expressed by the following equations [9]:

$$v_p = v_n = 0, i_z = i_p - i_n, i_x = g_m v_z \quad (1)$$

when  $g_m$  is the transconductance gain of the CDTA

Considering the deviation of the voltage and current gains from their ideal values, the defining equation of the CDTA in Fig. 1(b), becomes

$$v_p = v_n = 0, i_z = \alpha_p i_p - \alpha_n i_n, i_x = g_m v_z \quad (2)$$

when  $\alpha_p, \alpha_n$  current gains ( $\alpha_p = 1 - \varepsilon_p, \alpha_n = 1 - \varepsilon_n$ )  
 $\varepsilon_p, \varepsilon_n$  current tracking errors

Differential input current flows over the z terminal. Usually, external impedance is connected to this node and the voltage over this impedance is converted to the output currents by the output transconductors with transconductance  $g_m$  for the positive output and negative output.

According to above equation and circuit of Fig.1(b), the current through the terminal z follows the difference of the currents through the terminals p and n ( $i_p - i_n$ ), and flows from the terminal z into an impedance  $Z_z$ . The voltage drop at the terminal z is transferred to a current at the terminal x ( $i_x$ ) by a transconductance gain ( $g_m$ ), which is electronically controllable by an external bias current ( $I_B$ ). Thus, the CDTA can be considered as familiar to the CDBA and the transconductance amplifier.

Intermediate z terminal of the CDTA can be very handy if a circuit is to be designed with all grounded passive elements which is good in view of process-dependent realization issues. Since input differential current flows over that z terminal it is



possible to use one or more than one grounded passive elements to convert this differential current to voltage which seems a very promising method to obtain compact designs.

The possible implementation of the CDTA circuit used in this work is shown in Fig.2 [9]. The circuit is consisted of two CFAs and two OTAs (AD884 and LT1228). In this case, the transconductance gain  $g_m$  is directly proportional to the external bias current  $I_B$ , which can be written by:

$$g_m = \frac{I_B}{2V_T} \quad (3)$$

when  $V_T = 26\text{mV}$  at  $27^\circ\text{C}$  is the thermal voltage




Fig. 1. CDTA (a) circuit symbol (b) equivalent circuit




Fig. 2. The implementation of CDTA

### B. Uniform Distributed RC

It is known that the uniformly Distributed RC element (URC) has several advantages over lumped RC networks. The structure of distributed RC elements in thin-film or LSI technology is built using smaller substrate area, less isolation and parasitic problem at high frequency. Distributed RC elements may have many forms of structure [10]. The structure and circuit symbol of uniformly distributed RC elements (URC) is illustrated in Fig.3.(a).

Fig.3.(b) shows the symbolic and equivalent lumped  $\pi$  network circuit of URC. The admittance parameter  $[Y_{ij}]$  of the two port network URC in Fig.2 is given as follows:

$$\begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} = X \begin{bmatrix} Y & -1 & -(Y-1) \\ -1 & Y & -(Y-1) \\ -(Y-1) & -(Y-1) & 2(Y-1) \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (4)$$

$$\text{when } X = \frac{P}{R \sinh P}, Y = \cosh P \text{ and } P = \sqrt{sRC}$$

where  $R$  and  $C$  are the values of the total resistance and capacitance of the capacitive URC respectively and  $s$  is the complex frequency variable.




Fig. 3. (a) A Uniformly Distributed RC section, (b) Symbolic and its equivalent lumped  $\pi$  network

### C. Approximated URC

The uniform distributed RC (URC) is approximated by the ladder lumped RC elements of  $\pi$  type or T type 10 sections [11]. The approximated URC are shown in Fig.4 (a) and Fig.4 (b), respectively.




Fig. 4. Approximated URC (a)  $\pi$  type and (b) T type

## III. PROPOSED CIRCUIT

The proposed current-mode all-pass filter employing two CDATAs and one URC is shown in Fig 5. From routine calculations for the proposed filter, the current transfer function can be given by:

$$T(s) = \frac{I_{out}}{I_{in}} = \frac{((gm_2 + 1) \cosh P - 1) gm_1 P}{\alpha(P - R \sinh P) + gm_1 \delta - 2\sigma gm_2 \sinh P - P\sigma^2} \quad (5)$$

$$\text{when } \sigma = \cosh P - 1, \alpha = \frac{P^2 \cosh P}{R^2 \sinh^2 P} \text{ and } \delta = gm_2 R \sinh P + P\sigma$$

From Eq.(5) the frequency response ( $\omega$ ) and quality factor ( $Q_p$ ) of circuit are given by

$$\omega = \sqrt{\frac{gm_1 gm_2}{CR}}, \quad Q_p = \sqrt{\frac{gm_1}{gm_2}} \quad (6)$$

The Q-factor ( $Q_p$ ) is determined by the transconductance ratio,  $gm_1/gm_2$ . The most sensitive parameter,  $\omega$ , is a function of the transconductance-capacitance ratio,  $gm/CR$ .




Fig. 5. All-pass filter circuit.

#### IV. SIMULATION RESULT

The simulation by PSpice of the frequency response and phase response is shown in Fig.6. The URC is approximated by the ladder lumped RC elements of 10 sections shown in Fig.4, and the CDTA in Fig.2. The CFA<sub>1</sub> and CFA<sub>2</sub> were set VCC ±5V. The OTA<sub>1</sub> and OTA<sub>2</sub> were set VCC ±2V, I<sub>B1</sub>=0.5mA and I<sub>B2</sub>=1mA. It can be supported high frequency by adjusting bias current of OTAs and change capacitance parameter of URC.

Fig.7 shows the simulated all-pass filter response when the DC bias current (I<sub>B1</sub> of OTA<sub>1</sub> and I<sub>B2</sub> of OTA<sub>2</sub>) were simultaneously adjusted for I<sub>B1</sub> value 0.125mA, 0.25mA and 0.5mA, respectively, when I<sub>B1</sub>=2I<sub>B2</sub> and while keeping the total resistance and capacitance of the single URC element R=1MΩ and C=80nF, respectively. That when adjustable the capacitance of URC decreased the frequency response result of the filter circuit are increases and the frequency increases when the bias current higher. This result can confirm that the proposed circuit can be controlled electronically the natural frequency by varying a bias current of OTA. The electronic tuning of the bias current for different capacitor values is shown in Fig. 8.




Fig. 6. Gain and phase responses All-pass filter circuit.




Fig. 7. Frequency and phase responses for different values of I<sub>B1</sub> and I<sub>B2</sub>




Fig. 8. Frequencies various bias current and capacitances

#### V. CIRCUIT SENSITIVITIES

Based on the sensitivities expression  $S_y^x = (x/y) \times (\partial y / \partial x)$ , via Eq. (6), the sensitivities of the proposed circuit can be found as

$$S_C^{\omega} = S_R^{\omega} = S_{gm_2}^{\omega} = -\frac{1}{2}$$

$$S_{gm_1}^{\omega} = S_{gm_2}^{\omega} = S_{gm_1}^{\omega} = \frac{1}{2}$$

All active and passive sensitivities are small. Fig. 9 shows the sensitivity of  $S_C^{\omega}$ ,  $S_R^{\omega}$ ,  $S_{gm_2}^{\omega}$  and Fig. 10 shows the sensitivity of  $S_{gm_1}^{\omega}$ ,  $S_{gm_2}^{\omega}$ ,  $S_{gm_1}^{\omega}$ .

#### VI. CIRCUIT STABILITIES

The stability of the circuit can be obtained from denominator of Eq.(5). For stability consideration the Nyquist theory contour is encircled at original as show in Fig.11 and Fig. 12 shows the simulated all-pass filter stabilities when various the DC bias current (I<sub>B1</sub> and I<sub>B2</sub>). The simulation results of circuit indicate is contour is encircled at original point. That means the all-pass filter circuit is stable.




Fig. 9. The sensitivity  $S_{C}^{w}$ ,  $S_{R}^{w}$ ,  $S_{gm_1}^{Q_r}$




Fig. 10. The sensitivity  $S_{gm_1}^{w}$ ,  $S_{gm_2}^{w}$ ,  $S_{gm_1}^{Q_r}$




Fig. 11. Stabilities of the all-pass filter




Fig. 12. Stabilities various bias current of the all-pass filter

### VII. CIRCUIT GROUP DELAY

The group delay of the proposed circuit using PSpice simulation. The simulation results of circuit indicated that constant group delay in pass band as show in Fig.13. Fig.14 shows the simulated an all-pass filter group delay cover 100Hz-10MHz when various the DC bias current ( $I_{B1}$  and  $I_{B2}$ ) where simultaneously adjusted for  $I_{B1}$  value 0.125mA, 0.25mA and 0.5mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ .




Fig. 13. Group delay of the all-pass filter




Fig. 14. Group delay of the all-pass filter for different values of  $I_{B1}$  and  $I_{B2}$



### VIII. CONCLUSION

We have proposed all-pass filter circuit using CDTA-URC. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, and can be support high frequency. The frequency response can be tuned electronically via bias currents of CDTAs. The simulation results are in reasonably good agreement with the theoretical. The proposed circuit in this paper can be suitable for fabrication the VLSI circuit, portable electronic circuit such as communication devices.

### REFERENCES

- [1] P.Prommee, K.Angkeaw, J.Chanwutitum and K.Dejhan, "Dual Input All-Pass Networks Using MO-OTA and its Application," in Proc. ECTI-CON 2007, Thailand, pp. 129-132, 2007.
- [2] M. Kumngern, "Electronically Tunable Voltage-Mode Universal Filter Using Simple CMOS OTAs," in Proc. ECTI-CON2010, Chiang Mai, Thailand, May 19-21, 2010, pp. 750-753.
- [3] W.Tanjaroen and W.Tangsrirat, "Resistorless current-mode first-order allpass filter using CDTAs," in Proc. ECTI-CON 2008, Thailand, pp. 721-724, 2008.
- [4] T.Dumawipata, W.Tangsrirat, and W. Surakamponorn, "Cascadable current-mode multifunction filter with two inputs and three outputs using CDTAs," in Proc. ICICS 2007.
- [5] N. Panyanouvong, S. Luangphakorn, V. Pirajnanhai and K. Janchitrapongvej, "Designing Active Low-pass Filter using Uniformly Distributed RC Line," in Proc. International Conference on Neural Networks and Signal Processing, 2003, pp.612-615.
- [6] S. Klungtong, V. Pirajnanhai, P. Raklua and K. Janchitrapongvej, "Voltage-Mode Universal Biquadratic Filters using OTA-URC," in Proc. ICSAP 2011.
- [7] S. Sudo, M. Teramoto, and Y. Suzuki, "Active LPF with Transmission Zero using Double Capacitive Layers Uniformly Distributed RC Line," in Proc. ITC-CSCC '97.
- [8] W. Phuwanart, O. Sangaroon and K. Janchitrapongvej, "Designing Active Band Pass Filter using Double Layers Uniformly Distributed RC Line," in Proc. ECTI-CON2005, pp.514-517.
- [9] A. Lahirai and A. Chowdhury, "A Novel First-Order Current-Mode All-Pass Filter Using CDTA," Radioengineering, Vol. 18, No. 3, Sep. 2009, pp.300-305.
- [10] M.S. Ghausi, J. J. Kelly, Introduction to Distributed Parameter Networks, 1968 Holt Rinchart and Winston, Inc.
- [11] Prakrit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Yasoji Suzuki and Kanok Janchitrapongvej, Active LPF using Uniformly Distributed RC Line, APSBC-2000, Thailand, pp.62-84, 2000.



ภาคผนวก ข

บทความวิจัยที่ได้รับการตีพิมพ์



## บทความวิจัยที่ได้รับการตีพิมพ์

- [1] **Atichaya Klungtong**, Wanchalerm Chanwattanapong, Virote Pirajnanchai, and Paitoon Rakluea, “Simulation All-Pass Filter using OTA-URC.” **International Conference on Modeling and Simulation Technology (JSST2011)**, Tokai University Takanawa Campus, Tokyo, Japan, 22-23 October 2011, pp. 447-450.
- [2] **Atichaya Klungtong**, Supachai Klungtong, Virote Pirajnanchai, and Paitoon Rakluea, “Current-Controllable Square/Triangular Waveform Generators using Operational Transconductance Amplifier and Uniform Distributed RC.” **International Conference on Circuits, System and Simulation (ICCSS 2011)**, Bangkok, Thailand, 28-29 May 2011. pp.207-211.
- [3] **Atiya Khwanphrai**, Virote Pirajnanchai, and Paitoon Rakluea, “Current Mode All-pass Filter using CDTA-URC.” **The 29th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2014)**, Phuket, Thailand, 1-4 July 2014. pp.130-134.



## Simulation All-Pass Filter using OTA-URC

Atichaya Klungtong, Wanchalerm Chanwattanapong, Virote Pirajanchai and Paitoon Rakluea

Department of Electronics and Telecommunication Engineering, Faculty of Engineering,  
 Rajamangala University of Technology Thanyaburi, 12110, Thailand  
 atichaya@hotmail.com, virote.p@en.rmutt.ac.th

**Abstract**—This paper present voltage-mode all-pass filter circuit include operational transconductance amplifier (OTA) and uniform distributed RC (URC). The advantage features of the proposed circuit are that: the circuit topologies are very simple consisting of 2 OTA and 1 URC, high frequency supported, good stability and low sensitivities. In addition, the higher filtering frequency response ( $\omega$ ) can be obtained through adjusting bias current of OTA and change capacitance parameter of URC without affecting its quality factor ( $Q_p$ ) stability. For simply application, this is good in cascading of voltage-mode circuit and suitable for integrated circuit implementation the characteristics of the proposed network are simulated using PSpice and its results are in agreement with the theory.

**Keywords**—all-pass filter, voltage-mode, operational transconductance amplifier, uniform distributed RC

### 1 Introduction

Many all-pass filter circuits employing OTA has been reported in the literature [1]-[3] and URC filter reported in literature [4]-[7]. The proposed circuit using OTA has exhibited some advantages in the circuit design, such as a wide tunable range and powerful ability to generate various circuits. In addition, the proposed circuit using the passive device is uniform distributed RC (URC). The URC devices have several advantages over lumped RC element network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. For instance, one capacitive layer, double capacitive layers and multi layers thin-film structure. The structure of the general URC consists of layers of conductor layers, resistive layers and dielectric layers were combinations are sandwich in many permutations. The resistive layers or conductive layers may be contacted at various points around their edges [8]. Other advantages of URC devices are applied to active filters. The feature of circuit has advantage over the circuit [1]-[3], its all-pass filter circuit using low-voltage ( $\pm 2V$ ) and high frequency supported.

### 2 Circuit Description

#### 2.1 Uniform Distributed RC

It is know that the uniformly distributed RC element (URC) have several advantage over lumped RC network. The structure of distributed RC element in thin-film or LSI technology is built using smaller substrate area, less isolation and parasitic problem at high frequency. Distributed RC elements may have many form structure [8]. The structure and circuit symbol of uniformly distributed RC elements (URC) is illustrated in Fig.1(a).




Fig. 1. (a) A uniformly distributed RC section, (b) Symbolic and its equivalent lumped  $\pi$  network.

Fig.1(b) shows the symbolic and equivalent lumped  $\pi$  type network circuit of URC. The admittance parameter  $[Y_{ij}]$  of the two port network URC in Fig.1(b) is given as follows:

$$\begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} = X \begin{bmatrix} Y & -1 & -(Y-1) \\ -1 & Y & -(Y-1) \\ -(Y-1) & -(Y-1) & 2(Y-1) \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (1)$$

when  $X = \frac{P}{R \sinh P}$ ,  $Y = \cosh P$  and  $P = \sqrt{sRC}$

where  $R$  and  $C$  parameters are the value of the total resistance and capacitance of the capacitive URC, respectively and  $s$  is the complex frequency variable.

#### 2.2 Approximated URC

The uniform distributed RC (URC) are approximated by the ladder lumped RC elements of  $\pi$  type or T type 10 sections [4]. The approximated URC  $\pi$  type or T type are shown in Fig.2 and Fig.3, respectively.




Fig. 2.  $\pi$ -type approximated uniform distributed RC (URC)




Fig. 3. T-type approximated uniform distributed RC (URC)

#### 2.3 Operational Transconductance Amplifier (OTA)

OTA is a transconductance type device, which means that the input voltage controls an output current by means of the device transconductance, labelled  $g_m$ . This makes the OTA voltage-controlled current source (VCCS), which is in contrast to the conventional op-amp, which is a voltage-controlled voltage source (VCVS). What is important and useful about the OTA's transconductance parameter is that it is controlled by an external current, the amplifier DC bias current,  $I_B$ , so that one obtains

$gm=10I_B$ , when used LT1228. From this externally controlled transconductance, the output current as a function of the applied voltage difference between the two input pins, labelled  $V_1$  and  $V_2$ , is given by

$$I_{out} = gm(V_1 - V_2) \quad (2)$$

Clearly, an output voltage can be derived from this current by simply driving a resistive load. The port relation of OTA as shown in Fig. 4(a) and equivalent circuit of the ideal OTA is shown in Fig. 4(b).




Fig. 4: (a) OTA Symbol (b) Equivalent circuit

### 3 Proposed Circuit

The realization of the proposed all-pass network filter circuit using OTA-URC is shown in Fig.5. The circuit comprises 2 OTA and 1 URC. From this point of view, the proposed structure is simpler than the other existing all-pass realizations [2]-[4].




Fig. 5. All-pass filter proposed circuit.

The all-pass circuit transfer function is given as follows.

$$T(s) = \frac{V_o}{V_{in}} = \frac{gm_1 gm_2 P \sinh P + gm_1 P \cosh P - gm_2 P}{\alpha(P - R \sinh P) + gm_1 \delta - 2\sigma gm_2 \sinh P - P\sigma^2} \quad (3)$$

When

$$\sigma = \cosh P - 1, \quad \alpha = \frac{P^2 \cosh P}{R^2 \sinh^2 P} \quad \text{and} \quad \delta = gm_2 R \sinh P + P\sigma$$

From Eq.(3) the frequency response ( $\omega$ ) and quality factor ( $Q_p$ ) of circuit are given by

$$\omega = \sqrt{\frac{gm_1 gm_2}{CR}}, \quad Q_p = \sqrt{\frac{gm_1}{gm_2}} \quad (4)$$

The  $Q$ -factor ( $Q_p$ ) is determined by the transconductance ratio,  $gm_1/gm_2$ . The most sensitive parameter,  $\omega$ , is a function of the transconductance-capacitance ratio,  $gm_1/CR$ .

### 4 All-Pass Filter Simulation Result

The simulation by PSpice of the frequency response and phase response is shown in Fig.6. The URC is approximated by the ladder lumped RC elements of 10 sections shown in Fig.2, and the OTA using LT1228. The OTA<sub>1</sub> and OTA<sub>2</sub> were set  $V_{CC} \pm 2V$ ,  $I_{B1}=10mA$  and  $I_{B2}=20mA$ . It can be supported high frequency by adjusting bias current of OTAs and change capacitance parameter of URC. Fig.7 shows the simulated all-

pass filter response when the DC bias current ( $I_{B1}$  and  $I_{B2}$ ) where simultaneously adjusted for  $I_{B1}$  value 10mA, 15mA and 20mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ , respectively. That when adjustable the capacitance of URC decreased the frequency response of the filter circuit are increases and the frequency increases when the bias current higher. This result can confirm that the proposed circuit can be controlled electronically the natural frequency by varying a bias current of OTA. The electronic tuning of the bias current for different capacitor values are shown in Fig. 8 and Fig. 9.




Fig. 6. Gain and phase responses All-pass filter circuit.




Fig. 7. Frequency and phase responses for different values of  $I_{B1}$  and  $I_{B2}$




Fig. 8. Frequencies various capacitances




Fig. 9. Frequencies various bias current and capacitances

## 5 Circuit Sensitivities

Based on the sensitivities expression  $S_y^x = (x/y) \times (\partial y / \partial x)$ , via Eq. (4), the sensitivities of the proposed circuit can be found as

$$S_C^{\omega} = S_R^{\omega} = S_{gm_2}^{\omega} = -\frac{1}{2}$$

$$S_{gm_1}^{\omega} = S_{gm_2}^{\omega} = S_{gm_1}^{\omega} = \frac{1}{2}$$

All active and passive sensitivities are small. Fig. 10 shows the sensitivity of  $S_C^{\omega}$ ,  $S_R^{\omega}$ ,  $S_{gm_2}^{\omega}$  and Fig. 11 shows the sensitivity of  $S_{gm_1}^{\omega}$ ,  $S_{gm_2}^{\omega}$ ,  $S_{gm_1}^{\omega}$ .




Fig. 10. The sensitivity  $S_C^{\omega}$ ,  $S_R^{\omega}$ ,  $S_{gm_2}^{\omega}$




Fig. 11. The sensitivity  $S_{gm_1}^{\omega}$ ,  $S_{gm_2}^{\omega}$ ,  $S_{gm_1}^{\omega}$

## 6 Circuit Stabilities

The stability of the circuit can be obtained from denominator of Eq.(3). For stability consideration the Nyquist theory contour is encircled at original as show in Fig.12 and Fig. 13 shows the simulated all-pass filter stabilities when various the DC bias current ( $I_{B1}$  and  $I_{B2}$ ).The simulation results of circuit indicate is contour is encircled at original point. That means the all-pass filter circuit is stable.

## 7 Circuit Group Delay

The group delay of the proposed circuit using PSpice simulation. The simulation results of circuit indicated that constant group delay in pass band as show in Fig.14. Fig.15 shows the simulated an all-pass filter group delay cover 10Hz-100MHz when various the DC bias current ( $I_{B1}$  and  $I_{B2}$ ) where simultaneously adjusted

for  $I_{B1}$  value 10mA, 15mA and 20mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ .




Fig. 12. Stabilities of the all-pass filter




Fig. 13. Stabilities various bias current of the all-pass filter




Fig. 14. Group delay of the all-pass filter




Fig. 15. Group delay of the all-pass filter for different values of  $I_{B1}$  and  $I_{B2}$

## 8 Conclusion

We have proposed all-pass filter circuit using OTA-*URC*. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, low voltage and can be support high frequency. The frequency response can be tuned electronically via bias currents of OTAs. The simulation results are in reasonably good agreement with the theoretical. The proposed circuit in this paper can be suitable for fabrication the VLSI circuit, portable electronic circuit such as communication devices.

## Acknowledgements

The authors would like to thank the anonymous reviewers for their helpful comments and suggestions and bringing to the attention of the authors important references which have considerably helped in improving of our work. The authors are also very grateful to Mr. Supachai Klungtong and Assoc. Dr. Kanok Janchitrapongvej for helped in revising our work.

## References

- [1] P.Prommee, K.Angkeaw, J.Chanwutitum and K.Dejhan, Dual Input All-Pass Networks Using MO-OTA and its Application, ECTI-CON 2007, Thailand, pp. 129-132, 2007.
- [2] A.U. Keskin, K.pal and E. Hancioglu, Resistorless first-order all-pass filter with electronic tuning, Int.J. Electron. Commun. (AEU), Vol.62, pp. 304-306, 2008.
- [3] B.P. DAS, N. Watson, Y. Liu, Simulation of Voltage Controlled Tunable All Pass Filter using LM13700 OTA, Int.J. Electric&Com Eng. Vol.6, pp. 322-326, 2010.
- [4] Prakrit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Yasoji Suzuki and Kanok Janchitrapongvej, Active LPF using Uniformly Distributed RC Line, APSBC-2000, Thailand, pp.62-84, 2000.
- [5] M. Teramoto, S. Sudo and K. Janchitrapongvej, Realization of the active Low pass filter using *URC* lines. ICEE, pp 89-54, 1989.
- [6] S.Klungtong, V.Pirajanchai, P.Rakluea and K.Janchitrapongvej, Voltage-Mode Universal Biquadratic Filters using OTA-*URC*, ICSAP-2011, Singapore, pp. 67-70, 2011.
- [7] Virote Pirajanchai Supachai Luangphakorn and Kanok Janchitrapongvej, Design all-pass transfer function configuration using a notch distributed RC network, SPPR'07, 2007.
- [8] M.S. Ghauri, J. J. Kelly, Introduction to Distributed Parameter Networks, 1968 Holt Rinehart and Winston, Inc.

## Current-Controllable Square/Triangular Waveform Generators using Operational Transconductance Amplifier and Uniform Distributed RC

Atichaya Klungtong<sup>1+</sup>, Supachai Klungtong, Virote Pirajanchai and Paitoon Raklua

<sup>1</sup> Faculty of Engineering, Rajamangala University of Technology Thanyaburi, 12110, Thailand

**Abstract.** This article presents the square/triangular waveform generators circuit. Its scheme is principally composed of two operational transconductance amplifiers (OTAs) and single-layer uniform distributed RC (URC). The features of the proposed circuit are that, its output waveform width and height can be independently controlled by the OTAs bias currents, which is not dependent on power supply level and schematic is simple. In addition, characteristics of proposed square/triangular waveform generators circuit and its application are simulated by the PSpice program and they are in agreement with the theory.

**Keywords:** square/triangular waveform generator, operational transconductance amplifier, uniform distributed RC

### 1. Introduction

Square and triangular waveform generators with current-controllable frequency have a wide range of applications in signal processing, communication system, instrumentation and measurement system. Such generators can be easily realized by using an operational transconductance amplifier (OTA). Several topologies for wave form generators have been reported in the literature [1]-[4]. The design uses OTAs as switching element and controls the frequency by DC bias current. Typically, the pulse waveform generators are employed to implement such function. It is composed of voltage comparator, timing resistor and timing capacitors. The basic operation of this circuit is RC series network. With the provided voltage source, the capacitor is charged and discharged where the voltage across capacitor rises and falls exponentially. When the charged voltage reaches and upper threshold level, it results in changing of the waveform state. The positive output waveform is then generated. The height of output waveform depends on the supply's voltage whereas the waveform width is directly proportional to the RC time constant. However, it is interesting to mention about some disadvantages of the conventional waveform generators circuit. Firstly, the input waveform width has an effect on the operation of the circuit. Namely, most circuit requires the input waveform width to be either wider or narrower than the output waveform width. Secondly, the output pulse height of most circuit cannot be electronically adjusted which is important in some application.

In this paper, the square/triangular waveform generators circuit using operational transconductance amplifiers (OTAs) and single layer uniform distributed RC (URC) is presented where its output waveform width and height can be electronically tuned and frequency controls by any capacitance of URC circuit. The proposed circuit scheme is composed of two OTAs and one single layer URC. An OTA provides a highly linear electronic and a wide tunable range of the transconductance gain. The characteristics URC elements have several advantages over lumped RC network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have many form structure. [5] For instance, single layer capacitive, double layers capacitive and multi layer thin-film structure. The

<sup>+</sup> Corresponding author. Tel.: +66 804411495; fax: +66 29828769.  
E-mail address: atichaya@hotmail.com and supachaik@gmail.com



structure of the general URC consists of layers of conductors, resistive layer and dielectrics can be sandwiched together in many permutations. The resistive or conductive layers may be contacted at various points around their edges. Other advantages are applied to active filters. For instance single capacitive layer URC [6] and double capacitive layers in the conjunction with amplifier in literatures [7], [8].

## 2. Circuit Description

### 2.1. Operational Transconductance Amplifier (OTA)

The operation transconductance amplifier (OTA) is a transconductance type device, which means that the input voltage controls an output current by means of the device transconductance, labelled  $g_m$ . This makes the OTA voltage-controlled current source (VCCS), which is in contrast to the conventional op-amp, which is a voltage-controlled voltage source (VCVS). What is important and useful about the OTA's transconductance parameter is that it is controlled by an external current, the amplifier bias current,  $I_B$ , so that one obtains  $g_m = I_B / 2V_T$ , where  $V_T$  is the thermal voltage (26mv) [9]. From this externally controlled transconductance, the output current as a function of the applied voltage difference between the two input pins, labelled  $V_1$  and  $V_2$ , is given by

$$I_o = g_m (V_1 - V_2) \quad (1)$$

Clearly, an output voltage can be derived from this current by simply driving a resistive load. The port relation of OTA as shown in Fig. 1(a) and equivalent circuit of the ideal OTA is shown in Fig. 1(b).




Fig. 1: (a) OTA Symbol (b) Equivalent circuit

### 2.2. Grounded Uniformly Distributed RC (URC)

A grounded URC is a symmetric two-port linear element characterized by resistance per-unit length  $R_0$  in  $\Omega/m$ , its capacitance per-unit length  $C_0$  in F/m and its total length  $L$ . It is symbolically represented by the T network of Fig.2. The total resistance and capacitance URC are  $R = R_0L$  and  $C = C_0L$ , respectively. The time constant  $\tau$  is defined as.

$$\tau = R_0 C_0 L^2 = RC \quad (2)$$

and is a measure of the propagation delay along the body of the URC. For frequencies much smaller than  $1/\tau$  the URC behaves like a lumped RC element. The URC accepts all two port descriptions; in particular, if  $Z_0$  is its driving impedance and  $Z_m$  is its transimpedance, we have

$$\begin{bmatrix} V_1 \\ V_2 \end{bmatrix} = \begin{bmatrix} Z_0 & Z_m \\ Z_m & Z_0 \end{bmatrix} \cdot \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} \quad (3)$$




Fig. 2: (a) A Uniformly Distributed RC section, (b) are symbolic and its equivalent lumped T network



The two linear equations (3), relating the four variables  $V_1, I_1, V_2$  and  $I_2$  of the two-port, are independent. Two URCs are called commensurate [10] if they equal time constants. Pairs of commensurate URC have been used widely in past works.

### 2.3. Waveforms Generator

The proposed circuit has been modified form astable multivibrator circuit [10]-[12] which is shown in Fig.3 (a). The operation of this circuit is thus first given. It is assumed that the realization of the circuit based on CMOS transistor. Basically, the OTA serves as an adjustable resistor, which is controlled by bias current ( $I_B$ ), where the Op-Amp, the capacitor  $C$  and the resistors  $R_1, R_2$  construct an inverting Schmitt trigger circuit. Based on periodic charge/discharge operation of the capacitor, the triangular wave  $V_C(t)$  and the square wave  $V_O(t)$  are then generated as illustrated in Fig.3(b) where the oscillated frequency is given by

$$f = \frac{g_m}{4kC} \quad \text{where } k = \frac{R_1}{R_1 + R_2} \quad (4)$$

As shown in Fig.3 (b),  $V_{OH}$  and  $V_{OL}$  represent positive and negative saturation voltages of  $V_O(t)$ , respectively, whereas  $V_{IH}$  and  $V_{IL}$  are respectively positive and negative threshold voltage of the Op-Amp non-inverting node.




Fig. 3: (a) Basic pulse generator circuit, (b) Circuit's signal

### 3. Waveform Generators Proposed Circuit

Based on the circuit illustrated in Fig. 3(a), it is applied for proposed square/triangular waveform generators. The circuit is modified by replacing the Op-Amp with the OTA2, URC and modifying the circuit structure as shown in Fig.4 (a). When the OTA2 is in saturation mode, the peak to peak amplitude of output signal is given by

$$V_{O1}(t)_{pp} = 2I_{B1}Z_0 \quad (5)$$

$$V_{O2}(t)_{pp} = 2I_{B2}Z_m \quad (6)$$

Implying that the amplitude can be electronically adjusted by the bias current  $I_{B1}$  and  $I_{B2}$ . In addition, the frequency can be controllable by the parameters of passive element value URC. The input signal  $V_{2OTA1}(t)$  and  $V_{1OTA1}(t)$  are fed into the output node of the OTA2 and capacitance node of the URC, respectively. At the initial state, the inverting node of the OTA2 is connected to the ground. It causes the output voltage  $V_{O1}(t)$  to be  $+I_{B1}Z_0$ . Let us consider the OTA2,  $V_{O2}(t)$  is equal to  $+I_{B2}Z_m$ . When the positive rising edge of the input signal is present and maximum voltage level is greater than  $V_{O1}(t)$ ,  $V_{O2}(t)$  then changes to negative saturation voltage  $-I_{B2}Z_m$  causing  $V_{O1}(t)$  converts to negative saturation voltage  $-I_{B1}Z_0$ . With the negative voltage level of  $V_{O1}(t)$ , resulting in discharging process of URC capacitance by  $I_{B1}$ . The voltage across URC capacitance,  $V_{URC}(t)$  is thus linearly decreased. When  $V_{URC}(t)$  reaches to voltage level that is less than  $-I_{B2}Z_m$ ,  $V_{O1}(t)$  and  $V_{O2}(t)$  are again converted to positive voltage  $+I_{B1}Z_0$  and  $+I_{B2}Z_m$ , respectively. The described circuit operation is illustrated by timing diagram given in Fig.4 (b). The output pulse width of the proposed circuit is

$$T = C_0 R_0 L^2 \sqrt{\frac{I_{B2}}{I_{B1}}} \quad (7)$$

where its height is de fined by

$$V_{O1}(t)_{pp} = 2I_{B1}Z_0 \quad (8)$$

Both (7) and (9) expresses that the waveform's width and height of this circuit are electrically tunable which are adjusted by the bias current  $I_{B1}$  and/or  $I_{B2}$ , respectively. As can be seen, the advantage of the proposed scheme is focused on the ability of electronically control.




Fig. 4: (a) The square/triangular waveform generators proposed circuit  
(b) The OTA-URC square waveform proposed circuit

#### 4. Simulation Results

The proposed square/triangular waveform generators of Fig.4 (a) was simulated with PSpice using the LM13700 OTA simplified model, and The URC is approximated by the ladder lumped RC elements of 10 sections, The proposed circuit using two OTA and one URC. A typical output triangular waveform obtained from the simulation of the circuit (with the total capacitance  $C=400\text{nF}$  and the total resistance  $R=2\text{M}\Omega$ ) are shown in Fig.5 along with the square wave generated at the output of the astable multivibrator. The frequency of the waveforms in this case found to be 0.8 kHz. This result is in good agreement with the frequency 0.8 kHz calculate using the derived analytical formula given by (7)




Fig. 5: (a) Output signal waveform generator  $V_{O2}(t)$ , (b) Square waveform generator output signal  $V_{O1}(t)$ , Triangular waveform generator differential output signal  $V_{O1}(t)$  and  $V_{O2}(t)$

Next, the ability of electrically amplitude control and pulse width control is demonstrated in Fig.6. For pulse width adjustment,  $I_{B1}$  and  $I_{B2}$  are varied as shown the x-axis.




Fig. 6: Variation of time period at  $V_{O1}(t)$  for variation in bias current

## 5. Conclusion

In this paper, a new square/ triangular waveform generators using operational transconductance amplifiers (OTA) and uniform distributed RC (URC) with independent control of frequency and amplitude has been presented. It is shown that the simulation results confirm well with the theoretical analysis that matches very closely. This Circuit can be expected to find wider applications in many applied electronics circuit, communications circuit, instrumentation, and signal processing applications.

## 6. References

- [1] W.S. Chung, H. Kim, H.W. Cha, and H.J. Kim, "Triangular/Square-wave generator with independently controllable frequency and amplitude," IEEE Transactions Instrumentation and Measurement, Vol.54, No.1, pp.105-109, 2005
- [2] P. Tuwanut, J. Koseeyaporn and P. Wardkein., "A Novel Monostable Multivibrato Circuit." in IEEE TENCON-2005, 2005, pp. 1-4.
- [3] W.S. Chung, H. Kim, H.W. Cha, and H.J. Kim, "Current-Controllable Monostable Multivibrator using OTAs," IEEE Transactions on circuits and system-I:Fundamental theory and applications., Vol. 49, No.5, pp. 703-705, May 2002.
- [4] H.C. Chien and Y.K Lo, "OTA-based monostable multivibrators with current tuning properties," Microelectronic Journal, 2010.
- [5] M.S. Ghausi. T.J. Kelly, "Introduction to Distributed Parameter Network with Application to Integrated Circuits" pp.271, H.R.Andwinston. INC
- [6] Prakrit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Tasoji Suzuki and Kanok Janchitrapongveg, "Active LPF Using Uniformly Distributed RC Line" APSBC2000 Proceeding, KMITL, Thailand, Pages 62-64. Dec.2000
- [7] M.Teramoto, S.Sudo, Y.Suzuki and M.Koide, "On the Design of the Active low pass Filter using Double Layers Uniformly Distributed RC Line," JIC-CSCC'95, 1995
- [8] S.Sudo, et.al, "Active LPF. With Transmission Zero using Double Capacitive Layers Uniformly Distributed RC Line," CAS 96-49, NLP, 96-87 (1996-09)
- [9] Adel S. Sedra, Kenneth Smith, "Microelectronic Circuit Sedra/Smith," Oxford University Press
- [10] Paul P.Sotiriadis and Yannis Tsividis, "Integrators Using a Single Distributer RC Element," ISCAS2002, vol.2, pp.II-21-II-24, 2002.
- [11] Won-Sup Chung, Hyeong-Woo Cha and Hee-Jun Kim, "Triangular/ Square-Wave Generator with Independently Controllable Frequency and Amplitude," IEEE Trans. Instrumentation and Measurement, vol.54, No.1, Feb.2005
- [12] Montree Siripruchyanun and Paramote Wardkein, "A Fully independently Adjustable, Integrable Simple Current Controlled Oscillator and Derivative PWM Signal Generator," IEICE Trans. Fundamentals, vol.E86-A, pp.3119-3126, Dec.2003

# Current Mode All-pass Filter using CDTA-URC

Attiya Khwanphrai<sup>1</sup>

Dept. of Electronics and Telecommunication Engineering,  
Faculty of Engineering, Rajamangala University of  
Technology Thanyaburi, 12110, Thailand  
attiyak@gmail.com<sup>1</sup>

Virote Pirajnanchai<sup>2</sup> and Paitoon Rakluea<sup>3</sup>

Dept. of Electronics and Telecommunication Engineering,  
Faculty of Engineering, Rajamangala University of  
Technology Thanyaburi, 12110, Thailand  
virote.p@en.rmutt.ac.th<sup>2</sup>, p\_ruglure@hotmail.com<sup>3</sup>

**Abstract**— This paper presents the design method for current-mode all-pass filter circuit using Current Differencing Transconductance Amplifier (CDTA) and Uniform Distributed RC (URC). The frequency response parameters can be adjusted through electronics controllability without affecting the circuit's quality factor. The performance of the proposed filter circuit was simulated by PSpice. The circuit is advantage that there is good magnitude response and low sensitivities of less than one unit. The simulation results are in good agreement with the theoretical calculations. The proposed circuit is very suitable to further develop into a VLSI circuit for communication and signal processing.

**Keywords**—current-mode; all-pass filter; CDTA; URC; quality factor

## I. INTRODUCTION

In the area of analogue filter circuits design method, much research has been conducted on the voltage-mode and current-mode circuits, as reported in the literature [1]-[4]. However, some applications may intend to connect the voltage-mode circuit with the current-mode circuit. Thus, circuits are worthy of research and presented for the use of any filtering requirement, which is compatible with microelectronic systems applications. This includes controls system, voice circuit, and data communications. The proposed circuit using CDTA has exhibited some advantages in the circuit design, such as a wide tunable range and powerful ability to generate various circuits. The passive device using uniform distributed RC (URC).

The URC devices have several advantages over lumped RC element network. The structure of distributed RC elements in thin-film technology is built using smaller high frequency. Distributed RC elements may have a variety of structures one capacitive layer structure, double capacitive layer structure, and multilayer thin-film structures. The URC structure consists of conductor layer, resistive and dielectric layer, which were combined in sandwich type. The resistive layers or conductive layers may be put in contact at various points around their edges. Other advantages of URC devices are applied to active filters, as shown by For instance, single capacitive layer URC circuits reported in the literature [5], [6] and double capacitive layers (DURC) reported in the literature [7], [8].

This paper introduces an all-pass filter circuit capable of working in current-mode and allowing adjustments of frequency response via current-controllable of CDTA transconductance gains. The proposed circuit simulated results

using PSpice and implementation is achieved using 2 CDATAs and 1 URC single layer types.

## II. CIRCUIT DESCRIPTION

### A. Current Differencing Transconductance Amplifier (CDTA)

The electrical symbol of the CDTA is shown in Fig.1 (a), where p and n are input terminals, z and x are output terminals. The terminal relations of the CDTA can be expressed by the following equations [9]:

$$v_p = v_n = 0, i_z = i_p - i_n, i_x = g_m v_z \quad (1)$$

when  $g_m$  is the transconductance gain of the CDTA

Considering the deviation of the voltage and current gains from their ideal values, the defining equation of the CDTA in Fig. 1(b), becomes

$$v_p = v_n = 0, i_z = \alpha_p i_p - \alpha_n i_n, i_x = g_m v_z \quad (2)$$

when  $\alpha_p, \alpha_n$  current gains ( $\alpha_p = 1 - \varepsilon_p, \alpha_n = 1 - \varepsilon_n$ )  
 $\varepsilon_p, \varepsilon_n$  current tracking errors

Differential input current flows over the z terminal. Usually, external impedance is connected to this node and the voltage over this impedance is converted to the output currents by the output transconductors with transconductance  $g_m$  for the positive output and negative output.

According to above equation and circuit of Fig.1(b), the current through the terminal z follows the difference of the currents through the terminals p and n ( $i_p - i_n$ ), and flows from the terminal z into an impedance  $Z_z$ . The voltage drop at the terminal z is transferred to a current at the terminal x ( $i_x$ ) by a transconductance gain ( $g_m$ ), which is electronically controllable by an external bias current ( $I_\beta$ ). Thus, the CDTA can be considered as familiar to the CDBA and the transconductance amplifier.

Intermediate z terminal of the CDTA can be very handy if a circuit is to be designed with all grounded passive elements which is good in view of process-dependent realization issues. Since input differential current flows over that z terminal it is

possible to use one or more than one grounded passive elements to convert this differential current to voltage which seems a very promising method to obtain compact designs.

The possible implementation of the CDTA circuit used in this work is shown in Fig.2 [9]. The circuit is consisted of two CFAs and two OTAs (AD884 and LT1228). In this case, the transconductance gain  $g_m$  is directly proportional to the external bias current  $I_B$ , which can be written by:

$$g_m = \frac{I_B}{2V_T} \quad (3)$$

when  $V_T=26mV$  at  $27^\circ C$  is the thermal voltage




Fig. 1. CDTA (a) circuit symbol (b) equivalent circuit




Fig. 2. The implementation of CDTA

### B. Uniform Distributed RC

It is known that the uniformly Distributed RC element (URC) has several advantages over lumped RC networks. The structure of distributed RC elements in thin-film or LSI technology is built using smaller substrate area, less isolation and parasitic problem at high frequency. Distributed RC elements may have many forms [10]. The structure and circuit symbol of uniformly distributed RC elements (URC) is illustrated in Fig.3.(a).

Fig.3.(b) shows the symbolic and equivalent lumped  $\pi$  network circuit of URC. The admittance parameter  $[Y_{ij}]$  of the two port network URC in Fig.2 is given as follows:

$$\begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} = X \begin{bmatrix} Y & -1 & -(Y-1) \\ -1 & Y & -(Y-1) \\ -(Y-1) & -(Y-1) & 2(Y-1) \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (4)$$

when  $X = \frac{P}{R \sinh P}$ ,  $Y = \cosh P$  and  $P = \sqrt{sRC}$

where  $R$  and  $C$  are the values of the total resistance and capacitance of the capacitive URC respectively and  $s$  is the complex frequency variable.




Fig. 3. (a) A Uniformly Distributed RC section, (b) Symbolic and its equivalent lumped  $\pi$  network

### C. Approximated URC

The uniform distributed RC (URC) is approximated by the ladder lumped RC elements of  $\pi$  type or T type 10 sections [11]. The approximated URC are shown in Fig.4 (a) and Fig.4 (b), respectively.




Fig. 4. Approximated URC (a)  $\pi$  type and (b) T type

## III. PROPOSED CIRCUIT

The proposed current-mode all-pass filter employing two CDATAs and one URC is shown in Fig. 5. From routine calculations for the proposed filter, the current transfer function can be given by:

$$T(s) = \frac{I_{out}}{I_{in}} = \frac{((g_{m2} + 1) \cosh P - 1) g_{m1} P}{\alpha(P - R \sinh P) + g_{m1} \delta - 2\sigma g_{m2} \sinh P - P\sigma^2} \quad (5)$$

when  $\sigma = \cosh P - 1$ ,  $\alpha = \frac{P^2 \cosh P}{R^2 \sinh^2 P}$  and  $\delta = g_{m2} R \sinh P + P\sigma$



From Eq.(5) the frequency response ( $\omega$ ) and quality factor ( $Q_p$ ) of circuit are given by

$$\omega = \sqrt{\frac{gm_1 gm_2}{CR}}, \quad Q_p = \sqrt{\frac{gm_1}{gm_2}} \quad (6)$$

The Q-factor ( $Q_p$ ) is determined by the transconductance ratio,  $gm_1/gm_2$ . The most sensitive parameter,  $\omega$ , is a function of the transconductance-capacitance ratio,  $gm/CR$ .




Fig. 5. All-pass filter circuit.

#### IV. SIMULATION RESULT

The simulation by PSpice of the frequency response and phase response is shown in Fig.6. The URC is approximated by the ladder lumped RC elements of 10 sections shown in Fig.4, and the CDTA in Fig.2. The CFA<sub>1</sub> and CFA<sub>2</sub> were set VCC  $\pm 5V$ . The OTA<sub>1</sub> and OTA<sub>2</sub> were set VCC  $\pm 2V$ ,  $I_{B1}=0.5mA$  and  $I_{B2}=1mA$ . It can be supported high frequency by adjusting bias current of OTAs and change capacitance parameter of URC.

Fig.7 shows the simulated all-pass filter response when the DC bias current ( $I_{B1}$  of OTA<sub>1</sub> and  $I_{B2}$  of OTA<sub>2</sub>) were simultaneously adjusted for  $I_{B1}$  value 0.125mA, 0.25mA and 0.5mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ , respectively. That when adjustable the capacitance of URC decreased the frequency response result of the filter circuit are increases and the frequency increases when the bias current higher. This result can confirm that the proposed circuit can be controlled electronically the natural frequency by varying a bias current of OTA. The electronic tuning of the bias current for different capacitor values is shown in Fig. 8.




Fig. 6. Gain and phase responses All-pass filter circuit.




Fig. 7. Frequency and phase responses for different values of  $I_{B1}$  and  $I_{B2}$




Fig. 8. Frequencies various bias current and capacitances

#### V. CIRCUIT SENSITIVITIES

Based on the sensitivities expression  $S_x^y = (x/y) \times (\partial y / \partial x)$ , via Eq. (6), the sensitivities of the proposed circuit can be found as

$$S_C^\omega = S_R^\omega = S_{gm_2}^\omega = -\frac{1}{2}$$

$$S_{gm_1}^\omega = S_{gm_2}^\omega = S_{gm_1}^\omega = \frac{1}{2}$$

All active and passive sensitivities are small. Fig. 9 shows the sensitivity of  $S_C^\omega$ ,  $S_R^\omega$ ,  $S_{gm_2}^\omega$  and Fig. 10 shows the sensitivity of  $S_{gm_1}^\omega$ ,  $S_{gm_2}^\omega$ ,  $S_{gm_1}^\omega$ .

#### VI. CIRCUIT STABILITIES

The stability of the circuit can be obtained from denominator of Eq.(5). For stability consideration the Nyquist theory contour is encircled at original as show in Fig.11 and Fig. 12 shows the simulated all-pass filter stabilities when various the DC bias current ( $I_{B1}$  and  $I_{B2}$ ).The simulation results of circuit indicate is contour is encircled at original point. That means the all-pass filter circuit is stable.






Fig. 9. The sensitivity  $S_C^{\omega}$ ,  $S_R^{\omega}$ ,  $S_{gm2}^{\omega}$




Fig. 12. Stabilities various bias current of the all-pass filter




Fig. 10. The sensitivity  $S_{gm3}^{\omega}$ ,  $S_{gm2}^{\omega}$ ,  $S_{gm1}^{\omega}$




Fig. 11. Stabilities of the all-pass filter

### VII. CIRCUIT GROUP DELAY

The group delay of the proposed circuit using PSpice simulation. The simulation results of circuit indicated that constant group delay in pass band as show in Fig.13. Fig.14 shows the simulated an all-pass filter group delay cover 100Hz-10MHz when various the DC bias current ( $I_{B1}$  and  $I_{B2}$ ) where simultaneously adjusted for  $I_{B1}$  value 0.125mA, 0.25mA and 0.5mA, respectively, when  $I_{B1}=2I_{B2}$  and while keeping the total resistance and capacitance of the single URC element  $R=1M\Omega$  and  $C=80nF$ .




Fig. 13. Group delay of the all-pass filter




Fig. 14. Group delay of the all-pass filter for different values of  $I_{B1}$  and  $I_{B2}$

### VIII. CONCLUSION

We have proposed all-pass filter circuit using CDTA-URC. Filters using the simpler structure have the advantages of lower cost, chip area, power dissipation and noise. The circuit enjoys the advantage of high input impedance, and can be support high frequency. The frequency response can be tuned electronically via bias currents of CDTAs. The simulation results are in reasonably good agreement with the theoretical. The proposed circuit in this paper can be suitable for fabrication the VLSI circuit, portable electronic circuit such as communication devices.

### REFERENCES

- [1] P.Prommee, K.Angkeaw, J.Chanwutitum and K.Dejhan, "Dual Input All-Pass Networks Using MO-OTA and its Application," in Proc. ECTI-CON 2007, Thailand, pp. 129-132, 2007.
- [2] M. Kumngern, "Electronically Tunable Voltage-Mode Universal Filter Using Simple CMOS OTAs," in Proc. ECTI-CON2010, Chiang Mai, Thailand, May 19-21, 2010, pp. 750-753.
- [3] W.Tanjaroen and W.Tangsrirat, "Resistorless current-mode first-order allpass filter using CDTAs," in Proc. ECTI-CON 2008, Thailand, pp. 721-724, 2008.
- [4] T.Dumawipata, W.Tangsrirat, and W. Surakamponorn, "Cascadable current-mode multifunction filter with two inputs and three outputs using CDTAs," in Proc. ICICS 2007.
- [5] N. Panyanouvong, S. Luangphakorn, V. Pirajnanchai and K. Janchitrapongvej, "Designing Active Low-pass Filter using Uniformly Distributed RC Line," in Proc. International Conference on Neural Networks and Signal Processing, 2003, pp.612-615.
- [6] S. Klungtong, V. Pirajnanchai, P. Raklua and K. Janchitrapongvej, "Voltage-Mode Universal Biquadratic Filters using OTA-URC," in Proc. ICSAP 2011.
- [7] S. Sudo, M. Teramoto, and Y. Suzuki, "Active LPF with Transmission Zero using Double Capacitive Layers Uniformly Distributed RC Line," in Proc. ITC-CSCC '97.
- [8] W. Phuwanart, O. Sangaroon and K. Janchitrapongvej, "Designing Active Band Pass Filter using Double Layers Uniformly Distributed RC Line," in Proc. ECTI-CON2005, pp.514-517.
- [9] A. Lahirai and A. Chowdhury, "A Novel First-Order Current-Mode All-Pass Filter Using CDTA," Radioengineering, Vol. 18, No. 3, Sep. 2009, pp.300-305.
- [10] M.S. Ghausi, J. J. Kelly, Introduction to Distributed Parameter Networks, 1968 Holt Rinehart and Winston, Inc.
- [11] Prakit Tangtisanon, Shiro Sudo, Mitsuo Teramoto, Yasoji Suzuki and Kanok Janchitrapongvej, Active LPF using Uniformly Distributed RC Line, APSBC-2000, Thailand, pp.62-84, 2000.



## ประวัติผู้เขียน

ชื่อ-สกุล	นางสาวอติยา ขวัญพราย
วัน เดือน ปีเกิด	9 มกราคม 2522
ที่อยู่	9/161 ม.พฤษยาวิไลเลข 8 ซอย 70 (ซุ้กคี่ๆ) ถนนสุขาภิบาล 5 แขวงออเงิน เขตสายไหม กรุงเทพมหานคร 10220
การศึกษา	ปริญญาตรี คณะวิศวกรรมศาสตร์ สาขาวิศวกรรมโทรคมนาคม มหาวิทยาลัยเทคโนโลยีมหานคร
ประสบการณ์ทำงาน	วิศวกร บริษัท เนลิก (ประเทศไทย) จำกัด พ.ศ. 2545 ถึง 2548 กรรมการผู้จัดการ บริษัท ฟอรัทาร์ จำกัด พ.ศ. 2555 ถึง ปัจจุบัน
เบอร์โทรศัพท์	08-0441-1495
อีเมล	attiyak@gmail.com

